多重图形处理器系统及方法技术方案

本发明专利技术揭示多重图形处理器系统及方法实施例，一种多重图形处理器系统包含具有第一状态信息的第一图形处理单元以及具有第二状态信息的第二图形处理单元；以及对应于该第一图形处理单元的第一状态消息逻辑电路，该第一状态消息逻辑电路用以比较该第一与该第二状态信息，以及将对应于其中具有最低完成度的处理阶段的状态消息传递至该第一图形处理单元。

【技术实现步骤摘要】

本专利技术是有关于数据处理系统，尤指关于计算机绘图系统及方法。
技术介绍
计算机绘图乃以计算机产生图像、影像或其它图形或图像信息的一门艺术和科学，图像、影像的产生常被称为「描绘成像(rendering)」，一般而言，于三维(3D)计算机绘图中，构成场景中的对象表面(或物体)的几何形状经转变为像素(图形单元)后，储存于画面缓冲区(frame buffer)中，接着显示于显示装置上。描绘成像机制涉及到多个图形处理器(例如图形处理单元(graphicsprocessing unit，GPU))及相关的画面缓冲区等绘图系统的使用，每一个图形处理单元及相关的画面缓冲区负责于显示器的指定区域上描绘指定时序或部分的图像/影像，举例来说，四个画面缓冲区可以描绘天空场景，其中最终显示成像通常是由单一图形处理器(亦称为显示控制器)所控制。许多技术可用来集成多个图形处理单元的描绘成像，如分割画面描绘(split frame rendering)技术，将描绘分为偶数和奇数画面。举例来说，一图形处理单元负责描绘偶数画面，另一图形处理单元则负责描绘奇数画面；于另一种分割画面描绘技术中，一图形处理单元可负责描绘显示器的底部画面，另一图形处理单元则负责描绘显示器的上部画面；另一种习用的技术则是以时域区分多个图形处理单元的工作，通常称为交替画面描绘(alternateframe rendering)。应用此种用于描绘图像或影像的架构不是毫无困难的，其一便是同步化问题，举例来说，就分割画面描绘而言，最终画面包含来自多个画面框缓冲区的描绘影像，因此，要等到每一个画面缓冲区都完成其处理工作，才能着手进行描绘最终画面。另一问题则为决定如何分享存储器，举例来说，特殊的纹理(texture)处理可属应用层级而由位于图形处理器(例如产生贴图数据的顶点着色器(vertex shader)程序)前端的主处理器(例如中央处理单元(centralprocessing unit，CPU))决定，或可依照后处理方式(例如经由像素着色器(pixel shader)描绘产生后处理影像)进行。于后者中，描绘成像发生于区域图形处理单元(画面)缓冲区，而此已描绘的纹理面可由多个图形处理单元分享，故应可从若干图形处理单元取得及过滤分割部分的取样，从个别的缓冲区撷取所需的纹理数据必须等到各纹理描绘完成，否则，当一图形处理单元开始读取仍被另一图形处理单元描绘的表面时，可能出现写后读(read afterwrite，RAW)问题。
技术实现思路
本专利技术的实施例提供多重图形处理单元的同步系统及方法，俾进行待描绘影像的不同部分的处理程序，此种处理程序可包含对于后描绘影像的处理，例如纹理处理。若干实施例揭示使用对应于状态信息的状态消息或状态指针，其是通过一个或多个总线接口单元而于一个或多个图形处理单元之间传递，使不同图形处理单元之间的处理程序同步化，此等状态消息显示对应的图形处理单元所处理程序(例如显示描绘、纹理面处理等)的处理状态的指示，每一个总线接口单元中的状态消息逻辑电路会比较对应于不同图形处理单元的处理状态的各状态消息值，接着状态消息逻辑电路回传状态消息给对应的图形处理单元，并且于此处进行另一比较以决定是否可让显示控制器(即负责最终显示或描绘纹理面的图形处理单元)存取。一旦特定图形处理单元或相关画面缓冲区是可供存取的，特定的图形处理单元即可提供数据给用于显示或纹理面处理的显示控制器或相关缓冲区(例如通过推式或拉式机制)。简单地说，于此架构中，一种多重图形处理器系统包含具有第一状态信息的第一图形处理单元以及具有第二状态信息的第二图形处理单元；以及对应于该第一图形处理单元的第一状态消息逻辑电路，该第一状态消息逻辑电路是用以比较该第一状态信息与该第二状态信息，将对应其中具有最低完成度的处理阶段的状态消息传递至该第一图形处理单元。本专利技术亦包含许多方法实施例，就总线接口单元的状态消息逻辑电路观之，可大致归结出以下步骤接收对应于第一图形处理单元处理完成度的第一状态信息；接收对应于第二图形处理单元处理完成度的第二状态信息；比较该第一及第二状态信息；以及将对应于该第一图形处理单元和该第二图形处理单元中具有最低处理完成度阶段的状态消息传递至该第一图形处理单元。另一方法实施例是基于图形处理单元的观点，其可大致归结出以下步骤图形处理单元接收状态消息，该状态消息具有状态消息值，对应于多个图形处理单元中具有最低完成度的处理阶段；比较该状态消息与对应该图形处理单元处理完程度的状态信息；以及倘若该状态消息值大于或等于对应于该状态信息的数值，则允许存取相关的显示描绘数据或纹理面数据。本领域技术人员于检视以下图式及详细说明之后，当可推演出其它系统、方法、特征及优点，所有此等推演的系统、方法、特征及优点均属本专利技术的范围，受到如附申请专利范围的保护。附图说明图1为多重图形处理器系统的实施例的方块图。图2为图1中多重图形处理器系统的图形处理单元的实施例的功能方块图。图3为图1中多重图形处理器系统的部分方块图，说明于总线接口与图形处理单元之间传递状态消息的方式。图4为一方法实施例流程图，说明图3中总线接口单元内的状态消息逻辑电路的执行步骤。图5为一方法实施例流程图，说明图2中图形处理单元的执行步骤。本专利技术图式中所包含的各元件列式如下多重图形处理器系统10 10a多重图形处理器系统部分多重图形处理器的运作方法10b、10c显示装置102显示接口单元104区域存储器106、108 存储器接口单元110、112图形处理单元114、116 总线接口单元118、120芯片组122 系统存储器124中央处理单元126状态消息逻辑电路200a、200b缓冲控制初始化单元220 顶点着色器222三角形设置单元224 间距和图块产生单元226 ZL1单元228 ZL1高速缓存230ZL2单元232 Z高速缓存234像素着色器单元240 纹理高速缓存242ZL3单元244 目标单元246D高速缓存248 寄存器302、304、314连线310、31具体实施方式本专利技术揭示多种，此多重图形处理器系统包含多个图形处理单元(graphics processing unit，GPU)及总线接口单元(businterface unit，BIU)，每一个图形处理单元具有对应于其内部处理完成度的状态信息，该状态信息是以状态消息(key)或其它状态指针的形式传递至系统中的总线接口单元，多重图形处理器系统里的总线接口单元均设有状态消息逻辑电路，此状态消息逻辑电路是用以比较及决定哪一个图形处理单元于特定画面的处理尚未进展至可对给定表面进行最终显示成像或描绘目标-纹理(render target-to-texture)处理，因应此比较结果，状态消息逻辑电路产生状态消息，对应于其中具有最低完成度的处理阶段的图形处理单元，并且将该状态消息传递至其相关的图形处理单元，俾与相关图形处理单元的状态信息相比较，根据图形处理单元的比较结果，图形处理单元可决定是否允许存取其相关的描绘或表面数据，此等数据可通过推式或拉式机制传递至显示控制器及/或其画面缓冲区，以进行最终显示成像，或从不同图形处理单元结合最终纹理面以准备进行最终显示成像。通过多重图本文档来自技高网...

【技术保护点】
一种多重图形处理器系统，其包含：　　　　具有第一状态信息的第一图形处理单元以及具有第二状态信息的第二图形处理单元；以及　　　　对应于该第一图形处理单元的第一状态消息逻辑电路，该第一状态消息逻辑电路用以比较该第一状态信息与该第二状态信息，以及将对应于其中具有最低完成度的处理阶段的状态消息传递至该第一图形处理单元。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈文中，李亮，SY乔伊斯程，孔德海，米奇辛格，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]