保护膜形成用复合片及半导体芯片的制造方法技术

本发明专利技术中，将具备支撑片(10)与形成在支撑片(10)的第一面(10a)上的保护膜形成用膜(13)的保护膜形成用复合片(101)的静电压的半衰期设为20秒以下。

【技术实现步骤摘要】
【国外来华专利技术】保护膜形成用复合片及半导体芯片的制造方法
本专利技术涉及保护膜形成用复合片及半导体芯片的制造方法。本申请基于2018年12月5日于日本提出申请的日本特愿2018-228525号主张优先权，并将其内容援用于此。
技术介绍
近年来，正在进行应用了被称作倒装(facedown)方式的安装法的半导体装置的制造。在倒装方式中，使用在电路面上具有凸点(bump)等电极的半导体芯片，所述电极与基板接合。因此，半导体芯片的与电路面为相反侧的背面有时会露出。有时会在该露出的半导体芯片的背面形成作为保护膜的包含有机材料的树脂膜，并作为带保护膜的半导体芯片而组装入半导体装置内。保护膜用于防止在切割工序或封装之后在半导体芯片上产生裂纹。为了形成这样的保护膜，例如使用一种保护膜形成用复合片，该保护膜形成用复合片通过在支撑片上具备用于形成保护膜的保护膜形成用膜而构成。保护膜形成用膜可通过固化而形成保护膜。此外，将在背面具备保护膜形成用膜或保护膜的半导体晶圆分割为半导体芯片时，支撑片能够用于固定半导体晶圆。进一步，也可将支撑片用作切割片，将保护膜形成用复合片制成保护膜形成用膜与切割片一体化而成的构件而进行使用。保护膜形成用复合片通常通过在保护膜形成用膜上进一步具备剥离膜而构成。使用保护膜形成用膜时，在合适的时机去除剥离膜。通过用剥离膜覆盖保护膜形成用膜的表面，在使用保护膜形成用膜之前，防止保护膜形成用膜贴附于并非目标的物质，或者将保护膜形成用膜维持在适当的状态。例如，在将保护膜形成用复合片卷绕成卷状而进行保管时，保护膜形成用复合片必须具备剥离膜。例如，使用保护膜形成用复合片时，将其中的剥离膜去除，将新产生的保护膜形成用膜的露出面贴合于半导体晶圆的背面，由此将保护膜形成用复合片贴附于半导体晶圆的背面。然后，在合适的时机适当地进行下述操作，即基于保护膜形成用膜的固化而形成保护膜、切断保护膜形成用膜或保护膜、将半导体晶圆分割为半导体芯片、从支撑片上拾取在背面具备切断后的保护膜形成用膜或保护膜的半导体芯片(带保护膜形成用膜的半导体芯片或带保护膜的半导体芯片)等。并且，在拾取带保护膜形成用膜的半导体芯片时，通过保护膜形成用膜的固化而使其成为带保护膜的半导体芯片，最终使用带保护膜的半导体芯片，制造半导体装置。然而，如上所述地将保护膜形成用复合片贴附于半导体晶圆的背面后，存在容易在保护膜形成用复合片中的保护膜形成用膜与半导体晶圆之间混入小异物的问题。如此混入异物时，最终得到的带保护膜的半导体芯片有时会无法发挥目标性能。本申请的专利技术人对其原因进行了研究，结果发现原因在于，将保护膜形成用复合片贴附于半导体晶圆的背面前，从保护膜形成用复合片中的保护膜形成用膜上去除剥离膜时，残留的保护膜形成用复合片会起电。在将起电的保护膜形成用复合片贴附于半导体晶圆前的阶段，小异物容易附着在该复合片的保护膜形成用膜上，因此容易在保护膜形成用膜与半导体晶圆之间混入异物。在本说明书中，有时将上述因互相接触的层彼此的剥离而导致这些层起电的现象称为“剥离起电”。另一方面，作为抑制剥离起电的半导体加工用片，公开了一种切割胶带一体型粘合片，其具有在基材上层叠有粘着剂层的切割胶带(相当于所述支撑片)、与形成在所述粘着剂层上的粘合片，以10m/分钟的剥离速度、150°的剥离角度剥离所述粘着剂层与所述粘合片时的剥离静电压的绝对值为0.5kV以下(参照专利文献1)。根据专利文献1，通过使用该切割胶带一体型粘合片，在拾取工序中，将附着有粘合片的半导体元件从切割胶带上剥离时，可抑制粘合片与切割胶带之间的剥离起电，可抑制静电的产生，且可抑制由该静电导致的半导体元件上的电路的破坏。现有技术文献专利文献专利文献1：日本国专利第6077922号公报
技术实现思路
本专利技术要解决的技术问题然而，并不确定专利文献1中公开的切割胶带一体型粘合片能否抑制之前说明的从粘合片上去除剥离膜时的剥离起电、及由此带来的粘合片与半导体晶圆之间的异物的混入。本专利技术的目的在于提供一种保护膜形成用复合片及使用了所述保护膜形成用复合片的半导体芯片的制造方法，所述保护膜形成用复合片具备支撑片与保护膜形成用膜，能够抑制将设置在保护膜形成用膜上的剥离膜从保护膜形成用膜上去除时的剥离起电，能够抑制由该剥离起电造成的保护膜形成用膜与半导体晶圆之间的异物的混入。解决技术问题的技术手段本专利技术提供一种保护膜形成用复合片，其具备支撑片与形成在所述支撑片的一个面上的保护膜形成用膜，所述保护膜形成用复合片的静电压的半衰期为20秒以下。按照JISL1094:2014测定的本专利技术的保护膜形成用复合片的最大静电压可以为1kV以下。在本专利技术的保护膜形成用复合片中，所述支撑片可以具备基材与形成在所述基材的单面或两面上的抗静电层，或者所述支撑片可以具备具有抗静电性的基材作为抗静电层。在本专利技术的保护膜形成用复合片中，形成在所述基材的单面或两面上的抗静电层的厚度可以为100nm以下。在本专利技术的保护膜形成用复合片中，所述支撑片的总透光率可以为80％以上。在本专利技术的保护膜形成用复合片中，在具有面积为2cm×2cm且为平面状的按压面的按压工具的所述按压面上，覆盖法兰绒布，将覆盖有所述法兰绒布的所述按压面按压在所述抗静电层的表面上，在该状态下，一边利用所述按压工具对所述抗静电层施加125g/cm2的荷载而进行按压，一边使所述按压工具以10cm的直线距离往返运动10次，由此对所述抗静电层进行摩擦后，对所述抗静电层的该经摩擦的面中的面积为2cm×2cm的区域进行肉眼观察时，可以未观察到划痕。此外，本专利技术提供一种半导体芯片的制造方法，其具有：使用在保护膜形成用复合片中的保护膜形成用膜上具备剥离膜的保护膜形成用复合片作为所述保护膜形成用复合片，从所述保护膜形成用膜上去除所述剥离膜的工序；将去除所述剥离膜后的所述保护膜形成用复合片中的保护膜形成用膜贴附在半导体晶圆上的工序；使已贴附在所述半导体晶圆上的所述保护膜形成用膜固化，从而形成保护膜的工序；分割所述半导体晶圆，并将所述保护膜或保护膜形成用膜切断，从而得到具备切断后的保护膜或保护膜形成用膜的多个半导体芯片的工序；及将具备所述切断后的保护膜或保护膜形成用膜的半导体芯片从所述支撑片上分离并拾取的工序。专利技术效果根据本专利技术，可提供一种保护膜形成用复合片及使用了所述保护膜形成用复合片的半导体芯片的制造方法，所述保护膜形成用复合片具备支撑片与保护膜形成用膜，其可抑制将设置在保护膜形成用膜上的剥离膜从保护膜形成用膜上去除时的剥离起电，能够抑制由该剥离起电导致的保护膜形成用膜与半导体晶圆之间的异物的混入。附图说明图1为示意性地表示本专利技术的一个实施方案的保护膜形成用复合片的截面图。图2为示意性地表示本专利技术的一个实施方案的保护膜形成用复合片的截面图。图3为示意性地表示本专利技术的一个实施方案的保护膜形成用复合片的截面图。图4为示意性地表示本专利技术的一个实施方案的保护膜本文档来自技高网...

【技术保护点】
1.一种保护膜形成用复合片，其具备支撑片与形成在所述支撑片的一个面上的保护膜形成用膜，/n所述保护膜形成用复合片的静电压的半衰期为20秒以下。/n

【技术特征摘要】
【国外来华专利技术】20181205 JP 2018-2285251.一种保护膜形成用复合片，其具备支撑片与形成在所述支撑片的一个面上的保护膜形成用膜，
所述保护膜形成用复合片的静电压的半衰期为20秒以下。


2.根据权利要求1所述的保护膜形成用复合片，按照JISL1094：2014而测定的所述保护膜形成用复合片的最大静电压为1kV以下。


3.根据权利要求1或2所述的保护膜形成用复合片，其中，
所述支撑片具备基材与形成在所述基材的单面或两面上的抗静电层；或者
所述支撑片具备具有抗静电性的基材作为抗静电层。


4.根据权利要求3所述的保护膜形成用复合片，其中，形成在所述基材的单面或两面上的抗静电层的厚度为100nm以下。


5.根据权利要求1～4中任一项所述的保护膜形成用复合片，其中，所述支撑片的总透光率为80％以上。


6.根据权利要求3～5中任一项所述的保护膜形成用复合片，其中，在具有面积为2cm×2cm且为平面状的...

【专利技术属性】
技术研发人员：小桥力也，
申请(专利权)人：琳得科株式会社，
类型：发明
国别省市：日本;JP