一种射频芯片ESD防护电路制造技术

本实用新型专利技术公开了射频芯片ESD防护电路，包括耐压电路单元和接地回路单元，接地回路单元与耐压电路单元连接；所述耐压电路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接；所述接地回路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接等；本实用新型专利技术在达到ESD防护效果的同时，不额外增加孤立的ESD防护单元，整体上减小芯片尺寸。

【技术实现步骤摘要】
一种射频芯片ESD防护电路
本技术涉及芯片静电防护
，具体涉及射频芯片ESD防护电路。
技术介绍
ESD防护性能对于电子元器件是一项非常重要的性能。在元器件的使用，装配，调试及运输过程中，都会出现因静电而导致的产品失效。所以在电子元器件设计的过程中，需要在核心电路之外，为其加上射频芯片ESD防护电路，以达到元器件更高的可靠性。现有的射频芯片ESD防护电路方案中，主要用于芯片的供电端口。常规的方案是通过串联二极管到地，实现ESD的防护功能。但该方案用在射频输入输出端口时不适用，其会对芯片性能有较大的影响。
技术实现思路
本技术的目的在于克服现有技术的不足，提供射频芯片ESD防护电路，在达到ESD防护效果的同时，不额外增加孤立的ESD防护单元，整体上减小芯片尺寸。本技术的目的是通过以下方案实现的：射频芯片ESD防护电路，包括耐压电路单元和接地回路单元，接地回路单元与耐压电路单元连接；所述耐压电路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接；所述接地回路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接。进一步地，所述耐压电路单元包括电容，电容的一端与射频芯片的内部射频输入输出端口连接，电容的另一端与接地回路单元连接。进一步地，该电容包括隔直电容或串接电容。进一步地，该电容为串接电容时，数量至少两个。进一步地，所述接地回路单元包括电感或者电阻。进一步地，所述接地回路单元为电感时，电感的一端与电容的另一端连接，电感的另一端接地；所述接地回路单元为电阻时，电阻的一端与电容的另一端连接，电阻的另一端接地。本技术的有益效果：(1)本技术的技术方案是在射频端口，给瞬时高电压提供到地回路，以及提高芯片内部本身的耐压值两个方面。将ESD防护电路与芯片内部电路进行协同设计，在达到ESD防护效果的同时，不额外增加孤立的ESD防护单元，整体上减小芯片尺寸。附图说明下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为现有射频芯片的射频输入输出端的结构示意图；图2为本技术连接有接地回路单元的结构示意图；图3为本技术连接有耐压电路单元的结构示意图；图4为本技术连接有耐压电路单元、接地回路单元的结构示意图。具体实施方式本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合或替换。如图1～4所示，射频芯片ESD防护电路，包括耐压电路单元和接地回路单元，接地回路单元与耐压电路单元连接；所述耐压电路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接；所述接地回路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接。进一步地，所述耐压电路单元包括电容，电容的一端与射频芯片的内部射频输入输出端口连接，电容的另一端与接地回路单元连接。进一步地，该电容包括隔直电容或串接电容。进一步地，该电容为串接电容时，数量至少两个。进一步地，所述接地回路单元包括电感或者电阻。进一步地，所述接地回路单元为电感时，电感的一端与电容的另一端连接，电感的另一端接地；所述接地回路单元为电阻时，电阻的一端与电容的另一端连接，电阻的另一端接地。在本技术的实施例中，如图1～4所示，在射频端口，给瞬时高电压提供到地回路，以及提高芯片内部本身的耐压值两个方面。本技术实施例将ESD防护电路与芯片内部电路进行协同设计，在达到ESD防护效果的同时，不额外增加孤立的ESD防护单元，整体上减小芯片尺寸。1)增大将芯片输入端的隔直电容或用于匹配的串接电容。实施例中可以通过采用2个或3个电容串接来达到需要的容值。在这种情况下，从端口看进去的第一个电容容值增大，同时耐压值增大。2)在端口看进去的第一个电容外，并联电感或者较大阻值的电阻到地，例如电阻阻值100ohm-2000ohm不等；电感和电阻具体尺寸需要和芯片内部电路进行协同仿真确定，保证在不影响性能的情况下，电阻或者电感尺寸取到最小；3)可将1)和2)两个方式结合使用，以达到更好的ESD防护效果，实施例中可以至少达到Class1A，即250VHBM的标准。在图1～4中，C，C1，C2，C3，C4分别是耐压电路单元和接地回路单元中对应的电容标记,R，R1是对应电阻标记，图中“1,2，3，4，5，6”表示线路连接端子，“Num＝1、Num＝2、Num＝3、Num＝4、Num＝5、Num＝6、Num＝7、Num＝8”分别是耐压电路单元和接地回路单元的连接端标记符号，“P1、P2、P3、P4、P5、P6、P7、P8”分别是射频芯片的连接点标记符号，Ic是芯片标记，IcCore是芯片内核标记，标记的方式均是本领域的常用标记方式，本领域人员应当知晓，此处不再赘述。除以上实例以外，本领域技术人员根据上述公开内容获得启示或利用相关领域的知识或技术进行改动获得其他实施例，各个实施例的特征可以互换或替换，本领域人员所进行的改动和变化不脱离本技术的精神和范围，则都应在本技术所附权利要求的保护范围内。本文档来自技高网...

【技术保护点】
1.射频芯片ESD防护电路，其特征在于，包括耐压电路单元和接地回路单元，接地回路单元与耐压电路单元连接；所述耐压电路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接；所述接地回路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接。/n

【技术特征摘要】
1.射频芯片ESD防护电路，其特征在于，包括耐压电路单元和接地回路单元，接地回路单元与耐压电路单元连接；所述耐压电路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接；所述接地回路单元设置在射频芯片的内部，且与射频芯片的内部射频输入输出端口连接。


2.根据权利要求1所述的射频芯片ESD防护电路，其特征在于，所述耐压电路单元包括电容，电容的一端与射频芯片的内部射频输入输出端口连接，电容的另一端与接地回路单元连接。


3.根据权利要求2所述的射频芯片ESD防...

【专利技术属性】
技术研发人员：武春风，莫尚军，王文杰，魏浩，赵天源，
申请(专利权)人：航天科工微电子系统研究院有限公司，
类型：新型
国别省市：四川;51