半导体装置及裂纹检测方法制造方法及图纸

本发明专利技术涉及半导体装置及裂纹检测方法。提供一种能够高精度地对裂纹的发展状况进行检测的半导体装置。半导体装置(100)是使用半导体基板(1)形成的，具有形成有半导体元件的有源区域(10)以及有源区域(10)的外侧的边缘终止区域(20)。在半导体基板(1)的边缘终止区域(20)形成有裂纹检测构造体(30)。裂纹检测构造体(30)具有：沟槽(31)，其形成于半导体基板(1)，在边缘终止区域(20)的周向延伸；内壁绝缘膜(32)，其形成于沟槽(31)的内壁；埋入电极(33)，其形成于内壁绝缘膜(32)之上，埋入至沟槽(31)；以及监视电极(34)，其形成于半导体基板(1)之上，与埋入电极(33)连接。

【技术实现步骤摘要】
半导体装置及裂纹检测方法
本专利技术涉及半导体装置，特别涉及对在半导体装置产生的裂纹进行检测的技术。
技术介绍
应功率器件的节能化以及小型化这样的市场要求，正在推进以降低实际使用功率器件时的损耗为目的的晶片的薄化。如果使晶片变薄，则虽然会带来电气特性的改善，但出现晶片的处理变得困难或者半导体装置的制造所涉及的各种处理受到限制等量产性的课题。特别是，在从晶片切出各个芯片的切割工序中，由于通过金刚石切割器等物理地切断晶片，因此由晶片之上的异物、切割器的缺损、晶片的翘曲、晶片的表面状态等各种要因导致在晶片的切割线部产生裂纹、缺损等(下面统称为“裂纹”)。为了防止裂纹的产生，通过小团队活动等改善活动而日复一日地进行进行晶片工艺的改善。关于防止产生了裂纹的芯片的流出，如果是具有能够通过基于电气特性测定进行的测试、目视检查来判别的程度的大裂纹的芯片，则基本能可靠地剔除。但是，具有不影响电气特性且即使进行目视检查也难以判别的微细裂纹的芯片有可能向后续工序流出。即使具有微细裂纹的芯片流出，在大部分情况下，在后续工序中也不会产生任何影响，但有时偶尔会产生由组装引起的应力、由实际使用时的严酷环境(热、物理力)引起的应力等，使裂纹发展。因此，谋求能够高精度地对在芯片产生的裂纹的发展状况进行监视的技术。例如，在下述专利文献1中公开了如下技术，即，在芯片的有效区域(半导体元件的形成区域)的周围，使在半导体层形成的扩散层或者直接埋入至半导体层的电极作为裂纹检测用配线而延伸，使用与扩散层或者电极连接的2个焊盘对扩散层或者电极的电阻值进行测定，由此对芯片有无裂纹进行判定。专利文献1：日本特开2015-167207号公报在专利文献1的技术中，由于基于裂纹检测用配线(扩散层或者电极)的电阻值对有无裂纹进行判定，因此，如果裂纹没有以裂纹检测用配线的电阻值大幅变化的程度大幅切入至该配线，则无法检测到裂纹。因此，专利文献1的技术难以高精度地对裂纹的发展状况进行检测。
技术实现思路
本专利技术是为了解决以上那样的课题而提出的，其目的在于提供一种能够高精度地对裂纹的发展状况进行检测的半导体装置。本专利技术所涉及的半导体装置具有：半导体层，其具有形成有半导体元件的有源区域以及所述有源区域的外侧的边缘终止区域；以及裂纹检测构造体，其形成于所述边缘终止区域，所述裂纹检测构造体具有：沟槽，其形成于所述半导体层，在所述边缘终止区域的周向延伸；内壁绝缘膜，其形成于所述沟槽的内壁；埋入电极，其形成于所述内壁绝缘膜之上，埋入至所述沟槽；以及监视电极，其形成于所述半导体层之上，与所述埋入电极连接。专利技术的效果根据本专利技术所涉及的半导体装置，能够通过对监视电极与其它电极之间的漏电流或者电位差进行测定，从而对裂纹的发展状况进行监视。只要裂纹到达裂纹检测构造体，漏电流或者电位差就会大幅变化，因此能够高精度地对裂纹的发展状况进行检测。附图说明图1是表示实施方式1所涉及的半导体装置的结构的剖面图。图2是表示实施方式1所涉及的半导体装置的裂纹的监视方法的一个例子的图。图3是表示实施方式1所涉及的半导体装置的裂纹的监视方法的一个例子的图。图4是表示实施方式2所涉及的半导体装置的结构的剖面图。图5是表示实施方式3所涉及的半导体装置的结构的剖面图。图6是表示实施方式3所涉及的半导体装置的结构的剖面图。图7是表示实施方式4所涉及的半导体装置的结构的剖面图。图8是表示实施方式5所涉及的半导体装置的结构的剖面图。具体实施方式<实施方式1>图1是表示实施方式1所涉及的半导体装置100的结构的剖面图。在本实施方式中，半导体装置100所具有的半导体元件是绝缘栅极型、更具体而言是沟槽栅极型的IGBT(InsulatedGateBipolarTransistor)。但是，半导体元件也可以是例如MOSFET(Metal-Oxide-SemiconductorFieldEffectTransistor)、二极管等IGBT以外的元件。另外，IGBT、MOSFET也可以是平面栅极型。另外，下面将第1导电型设为N型、将第2导电型设为P型进行说明，但也可以与此相反，将第1导电型设为P型、将第2导电型设为N型。半导体装置100使用作为半导体层的半导体基板1而形成。这里，将半导体基板1的材料设为硅，但半导体基板1也可以由硅以外的材料，例如SiC、GaN等宽带隙半导体等形成。在使用了宽带隙半导体作为半导体基板1的材料的情况下，与使用了硅的情况相比，能够得到高电压、大电流、高温下的动作优异的半导体装置100。如图1所示，半导体基板1包含：第1导电型的N型漂移层2，其形成于上表面侧的表层部；第1导电型的N型缓冲层3，其形成于N型漂移层2之下，杂质的峰值浓度高于N型漂移层2；以及第2导电型的P型集电极层4，其形成于下表面侧的表层部。N型缓冲层3介于N型漂移层2与P型集电极层4之间。另外，在半导体基板1的下表面形成有IGBT的集电极电极(collectorelectrode)5。半导体装置100具有形成半导体元件(IGBT)的有源区域10、和在有源区域10的外侧设置的边缘终止区域20。边缘终止区域20是包围有源区域10的环状的区域。首先，说明有源区域10的结构。在有源区域10，在N型漂移层2的表层部形成有第2导电型的P－型基极层11。另外，在半导体基板1的上表面形成有栅极沟槽12，该栅极沟槽12到达P－型基极层11之下的N型漂移层2。在栅极沟槽12的内壁(侧面以及底面)，形成有例如由氧化硅膜构成的IGBT的栅极绝缘膜13。在栅极绝缘膜13之上，以埋入至栅极沟槽12的方式形成有由例如多晶硅、铝等金属构成的IGBT的栅极电极14。另外，在P－型基极层11的表层部，以与栅极沟槽12相邻的方式形成有第1导电型的N+型源极区域15。栅极电极14隔着栅极绝缘膜13与N+型源极区域15、P－型基极层11以及N型漂移层2相对。在半导体基板1之上以覆盖栅极电极14的方式形成有层间绝缘膜6，在层间绝缘膜6之上形成有发射极电极16。在层间绝缘膜6形成有到达N+型源极区域15以及P－型基极层11的接触孔，发射极电极16穿过接触孔与N+型源极区域15以及P－型基极层11连接。接着，说明边缘终止区域20的结构。在边缘终止区域20，在N型漂移层2的表层部形成有将P－型基极层11的外侧包围且杂质的峰值浓度高于P－型基极层11的第2导电型(P型)的FLR(FieldLimitingRing)21。FLR21也被层间绝缘膜6覆盖，在该层间绝缘膜6之上形成有穿过接触孔而与FLR21连接的FLR电极22。另外，以将FLR21的外侧包围的方式，在N型漂移层2的表层部形成有第1导电型(N型)的沟道阻止层23，该沟道阻止层23的杂质的峰值浓度高于N型漂移层2。沟道阻止层23也被层间绝缘膜6覆盖，在该层间绝缘膜6之上形成有穿过接触孔而与沟道阻止层23连接的沟道阻止电极24。本文档来自技高网...

【技术保护点】
1.一种半导体装置，其具有：/n半导体层，其具有形成有半导体元件的有源区域以及所述有源区域的外侧的边缘终止区域；以及/n裂纹检测构造体，其形成于所述边缘终止区域，/n所述裂纹检测构造体具有：/n沟槽，其形成于所述半导体层，在所述边缘终止区域的周向延伸；/n内壁绝缘膜，其形成于所述沟槽的内壁；/n埋入电极，其形成于所述内壁绝缘膜之上，埋入至所述沟槽；以及/n监视电极，其形成于所述半导体层之上，与所述埋入电极连接。/n

【技术特征摘要】
20200120 JP 2020-0065631.一种半导体装置，其具有：
半导体层，其具有形成有半导体元件的有源区域以及所述有源区域的外侧的边缘终止区域；以及
裂纹检测构造体，其形成于所述边缘终止区域，
所述裂纹检测构造体具有：
沟槽，其形成于所述半导体层，在所述边缘终止区域的周向延伸；
内壁绝缘膜，其形成于所述沟槽的内壁；
埋入电极，其形成于所述内壁绝缘膜之上，埋入至所述沟槽；以及
监视电极，其形成于所述半导体层之上，与所述埋入电极连接。


2.根据权利要求1所述的半导体装置，其中，
所述半导体元件是具有栅极绝缘膜以及栅极电极的绝缘栅极型的半导体元件，
所述裂纹检测构造体的所述内壁绝缘膜的厚度厚于所述半导体元件的所述栅极绝缘膜的厚度。


3.根据权利要求1或2所述的半导体装置，其中，
所述裂纹检测构造体的所述沟槽形成于所述半导体层的第1导电型的漂移层内，
在所述漂移层的所述...

【专利技术属性】
技术研发人员：高野和豊，中村浩之，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP