嵌入式外延层的制造方法技术

本发明专利技术公开了一种嵌入式外延层的制造方法，包括步骤：步骤一、对硅衬底进行刻蚀形成凹槽；步骤二、在凹槽中填充嵌入式外延层，包括：步骤21、形成缓冲层；步骤22、在缓冲层的表面上形成主体层；主体层采用在硅中掺杂实现对凹槽两侧的硅衬底提供应力，在外延生长过程中主体层的掺杂浓度为渐变掺杂以消除层错缺陷并进而防止主体层产生坍塌；步骤23、形成盖帽层，由缓冲层、主体层和盖帽层叠加形成嵌入式外延层；缓冲层、主体层和盖帽层的材料相同，缓冲层和盖帽层的掺杂浓度都小于等于主体层的最低掺杂浓度。本发明专利技术能防止嵌入式外延层的主体层产生坍塌，从而从而能提高产品的性能和良率。

【技术实现步骤摘要】
嵌入式外延层的制造方法
本专利技术涉及一种半导体集成电路的制造方法，特别涉及一种嵌入式外延层的制造方法。
技术介绍
随着技术的发展，器件的关键尺寸(CD)越来越小，器件的工艺节点达28nm以下时，往往需要在源漏区采用嵌入式外延层来改变沟道区的应力，从而提高载流子的迁移率并从而提高器件的性能。对于PMOS器件，嵌入式外延层通常采用锗硅外延层(SiGe)；对于NMOS器件，嵌入式外延层通常采用磷硅外延层(SiP)。通常在器件的栅极结构形成之后，在栅极结构的两侧先自对准形成凹槽；之后，再采用外延工艺在凹槽中自对准形成嵌入式外延层。现有工艺中，针对14nmPMOS的源(source)区和漏(drain)区，先通过干法刻蚀(Dryetch)形成U型凹槽，然后在凹槽内生长嵌入式掺硼锗硅外延层(SiGeB),SiGeB分为三层，紧贴凹槽内侧表面的的一层为第一层(L1)，L1为缓冲层(bufferlayer)。生长为缓冲层之后、在生长主体层(bulklayer)，之后再生长盖帽层(caplayer)。以PMOS为例，在主体层生长过程中，锗浓度为固定值，在生长时很容易产生缺陷，从而使生长的主体层中出现坍塌(DVCdefect)，坍塌后的主体层的体积会变小，这样对器件的沟道区的应力会变小，这样会直接影响器件的效能。同样，针对14nmNMOS的source和drain区，也存在同样的问题。下面根据附图对现有方法做进一步的详细说明：如图1A至图1D所示，是现有嵌入式外延层的制造方法各步骤中的器件结构示意图；现有嵌入式外延层的制造方法包括如下步骤：步骤一、如图1A所示，采用干法刻蚀工艺在硅衬底101中形成凹槽105，所述凹槽105的剖面呈U型结构。在所述硅衬底101上形成有栅极结构，所述凹槽105自对准形成在所述栅极结构两侧的所述凹槽105中。所述栅极结构包括依次叠加的栅介质层和多晶硅栅102。在所述多晶硅栅102的顶部覆盖有顶部硬掩膜层103，在所述多晶硅栅102的侧面形成有侧墙104。通常，所述顶部硬掩膜层103的材料包括氧化硅或氮化硅。所述侧墙104的材料包括氧化硅或氮化硅。步骤二、在所述凹槽105中填充嵌入式外延层。通常，所述嵌入式外延层的外延生长工艺为选择性外延生长工艺。所述嵌入式外延层的填充工艺包括三个分步骤，以形成PMOS的嵌入式锗硅外延层106为例，三个分步骤依次为：如图1B所示，形成所述锗硅缓冲层106a。如图1C所示，形成所述锗硅主体层106b。所述锗硅主体层106b的掺杂浓度即锗浓度为固定值，在生长时很容易产生缺陷，从而会使生长的所述锗硅主体层106b出现如虚线圈107所示的坍塌。坍塌后的所述锗硅主体层106b的体积缩小，对所述凹槽105两侧的所述硅衬底101的应力也会减少，最后会降低沟道区的载流子迁移率，从而减少器件的性能。如图1C所示，形成所述锗硅盖帽层106c,由所述锗硅缓冲层106a、所述主体层106b和所述锗硅盖帽层106c叠加形成所述嵌入式锗硅外延层106。如图2所示，是现有嵌入式外延层的制造方法形成的嵌入式外延层的锗浓度分布曲线；图2中横坐标的L1表示所述缓冲层106a，L2表示所述锗硅主体层106b，L3表示所述锗硅盖帽层106c。纵坐标的Ge％表示锗浓度，从曲线201所示可知，L2层的锗浓度为固定值。如图3所示，是现有嵌入式外延层的制造方法形成的嵌入式外延层的TEM照片；左侧的所述嵌入式锗硅外延层106出现了坍塌，坍塌区域如标记107a对应的圆圈所示。
技术实现思路
本专利技术所要解决的技术问题是提供一种嵌入式外延层的制造方法，能防止嵌入式外延层的主体层产生坍塌，从而从而能提高产品的性能和良率。为解决上述技术问题，本专利技术提供的嵌入式外延层的制造方法包括如下步骤：步骤一、对硅衬底进行刻蚀形成凹槽。步骤二、在所述凹槽中填充嵌入式外延层，包括如下分步骤：步骤21、进行选择性外延生长在所述凹槽的内侧表面的硅上形成缓冲层。步骤22、进行选择性外延生长在所述缓冲层的表面上形成主体层。所述主体层采用在硅中掺杂实现对所述凹槽两侧的所述硅衬底提供应力，在所述主体层的外延生长过程中所述主体层的掺杂浓度为渐变掺杂且通过渐变掺杂来消除由固定掺杂的外延生长中的层错缺陷并进而防止所述主体层产生坍塌。步骤23、进行选择性外延生长在所述主体层的表面上形成盖帽层，由所述缓冲层、所述主体层和所述盖帽层叠加形成所述嵌入式外延层。所述缓冲层、所述主体层和所述盖帽层的材料相同，所述缓冲层的掺杂浓度小于等于所述主体层的最低掺杂浓度，所述盖帽层的掺杂浓度小于等于所述主体层的最低掺杂浓度。进一步的改进是，步骤22中，在所述主体层中的总掺杂量保证为所述凹槽两侧的所述硅衬底提供所需要的应力的条件下，所述主体层的掺杂浓度的渐变掺杂为掺杂浓度逐渐升高并在升高到最高掺杂浓度之后掺杂浓度逐渐降低。进一步的改进是，所述主体层的底部表面的掺杂浓度大于等于所述缓冲层的顶部表面的掺杂浓度。进一步的改进是，所述主体层的顶部表面的掺杂浓度大于等于所述盖帽层的底部表面的掺杂浓度。进一步的改进是，所述硅衬底上同时集成有PMOS或NMOS。进一步的改进是，在所述PMOS的形成区域，所述嵌入式外延层为嵌入式锗硅外延层。进一步的改进是，所述嵌入式锗硅外延层还掺入有硼杂质。进一步的改进是，步骤二中，步骤21、步骤22和步骤23的选择性外延生长连续进行，步骤21、步骤22和步骤23的选择性外延生长的工艺条件包括：温度为500℃～800℃，腔体压强为1torr～100torr；工艺气体包括：硅源气体、锗源气体、HCl和载气。通过调节所述锗源气体的流量调节所述缓冲层、所述主体层和所述盖帽层中的锗掺杂浓度，所述锗源气体的流量越大锗掺杂浓度越大。进一步的改进是，所述硅源气体包括SiH2Cl2或SiH4，所述锗源气体包括GeH4，所述载气包括H2和N2；所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述锗源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。进一步的改进是，在所述NMOS的形成区域，所述嵌入式外延层为嵌入式磷硅外延层。进一步的改进是，步骤二中，步骤21、步骤22和步骤23的选择性外延生长连续进行，步骤21、步骤22和步骤23的选择性外延生长的工艺条件包括：温度为500℃～800℃，腔体压强为1torr～100torr；工艺气体包括：硅源气体、磷源气体、HCl和载气；通过调节所述磷源气体的流量调节所述缓冲层、所述主体层和所述盖帽层中的磷掺杂浓度，所述磷源气体的流量越大磷掺杂浓度越大。进一步的改进是，所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3，所述载气包括H2和N2；所述本文档来自技高网...

【技术保护点】
1.一种嵌入式外延层的制造方法，其特征在于，包括如下步骤：/n步骤一、对硅衬底进行刻蚀形成凹槽；/n步骤二、在所述凹槽中填充嵌入式外延层，包括如下分步骤：/n步骤21、进行选择性外延生长在所述凹槽的内侧表面的硅上形成缓冲层；/n步骤22、进行选择性外延生长在所述缓冲层的表面上形成主体层；/n所述主体层采用在硅中掺杂实现对所述凹槽两侧的所述硅衬底提供应力，在所述主体层的外延生长过程中所述主体层的掺杂浓度为渐变掺杂且通过渐变掺杂来消除由固定掺杂的外延生长中的层错缺陷并进而防止所述主体层产生坍塌；/n步骤23、进行选择性外延生长在所述主体层的表面上形成盖帽层，由所述缓冲层、所述主体层和所述盖帽层叠加形成所述嵌入式外延层；/n所述缓冲层、所述主体层和所述盖帽层的材料相同，所述缓冲层的掺杂浓度小于等于所述主体层的最低掺杂浓度，所述盖帽层的掺杂浓度小于等于所述主体层的最低掺杂浓度。/n

【技术特征摘要】
1.一种嵌入式外延层的制造方法，其特征在于，包括如下步骤：
步骤一、对硅衬底进行刻蚀形成凹槽；
步骤二、在所述凹槽中填充嵌入式外延层，包括如下分步骤：
步骤21、进行选择性外延生长在所述凹槽的内侧表面的硅上形成缓冲层；
步骤22、进行选择性外延生长在所述缓冲层的表面上形成主体层；
所述主体层采用在硅中掺杂实现对所述凹槽两侧的所述硅衬底提供应力，在所述主体层的外延生长过程中所述主体层的掺杂浓度为渐变掺杂且通过渐变掺杂来消除由固定掺杂的外延生长中的层错缺陷并进而防止所述主体层产生坍塌；
步骤23、进行选择性外延生长在所述主体层的表面上形成盖帽层，由所述缓冲层、所述主体层和所述盖帽层叠加形成所述嵌入式外延层；
所述缓冲层、所述主体层和所述盖帽层的材料相同，所述缓冲层的掺杂浓度小于等于所述主体层的最低掺杂浓度，所述盖帽层的掺杂浓度小于等于所述主体层的最低掺杂浓度。


2.如权利要求1所述的嵌入式外延层的制造方法，其特征在于：步骤22中，在所述主体层中的总掺杂量保证为所述凹槽两侧的所述硅衬底提供所需要的应力的条件下，所述主体层的掺杂浓度的渐变掺杂为掺杂浓度逐渐升高并在升高到最高掺杂浓度之后掺杂浓度逐渐降低。


3.如权利要求2所述的嵌入式外延层的制造方法，其特征在于：所述主体层的底部表面的掺杂浓度大于等于所述缓冲层的顶部表面的掺杂浓度。


4.如权利要求2所述的嵌入式外延层的制造方法，其特征在于：所述主体层的顶部表面的掺杂浓度大于等于所述盖帽层的底部表面的掺杂浓度。


5.如权利要求1所述的嵌入式外延层的制造方法，其特征在于：所述硅衬底上同时集成有PMOS或NMOS。


6.如权利要求5所述的嵌入式外延层的制造方法，其特征在于：在所述PMOS的形成区域，所述嵌入式外延层为嵌入式锗硅外延层。


7.如权利要求6所述的嵌入式外延层的制造方法，其特征在于：所述嵌入式锗硅外延层还掺入有硼杂质。


8.如权利要求6所述的嵌入式外延层的制造方法，其特征在于：步骤二中，步骤21、步骤22和步骤23的选择性外延生长连续进行，步骤21、步骤22和步骤23的选择性外延生长的工艺条件包括：温度为500℃～800℃，腔体压强为1torr～100torr；工艺气体包括：硅源气体、锗源气体、HCl和载气；
通过调...

【专利技术属性】
技术研发人员：涂火金，张瑜，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31