用于验证逻辑系统设计的原型验证系统及仿真平台技术方案

本公开提供一种用于验证逻辑系统设计的原型验证系统及仿真平台，所述原型验证系统包括：第一原型验证模块和第二原型验证模块；以及第一同步组件，经由第一线路和第二线路与所述第一原型验证模块和所述第二原型验证模块分别连接，其中，第一同步组件被配置为：响应于来自所述第一原型验证模块的同步请求信号，向所述第一原型验证模块和所述第二原型验证模块同时发送触发信号。块同时发送触发信号。块同时发送触发信号。

【技术实现步骤摘要】
用于验证逻辑系统设计的原型验证系统及仿真平台


[0001]本公开涉及电路
，尤其涉及一种用于验证逻辑系统设计的原型验证系统及仿真平台。

技术介绍

[0002]原型验证系统可以原型化(prototype)并且调试一个包括一个或多个模块的逻辑系统设计。在原型验证系统中，被测试的逻辑系统设计可以称为被测试设计(Design Under Test，简称DUT)，用于测试DUT的逻辑硬件构成原型验证系统。原型验证系统可以包括一个或多个可编程逻辑器件(例如，现场可编程逻辑门阵列(Field Programmable Gate Array，简称FPGA))，基于这些可编程逻辑器件可以实现仿真DUT的逻辑设计。
[0003]随着DUT的复杂度的提高，用于测试DUT的原型验证系统也越来越复杂。例如，在一个原型验证系统中，可以包括多个可编程逻辑器件，多个可编程逻辑器件基于相应的布线实现电连接。如何在原型验证过程中同步上述多个可编程逻辑器件是一个亟待解决的问题。

技术实现思路

[0004]有鉴于此，本公开提出了一种用于验证逻辑系统设计的原型验证系统及仿真平台。
[0005]本公开的第一方面，提供了一种用于验证逻辑系统设计的原型验证系统，包括：第一原型验证模块和第二原型验证模块；以及，第一同步组件，经由第一线路和第二线路与所述第一原型验证模块和所述第二原型验证模块分别连接；其中，第一同步组件被配置为：响应于来自所述第一原型验证模块或第二原型验证模块的同步请求信号，向所述第一原型验证模块和所述第二原型验证模块同时发送触发信号。
[0006]本公开的第二方面，提供了一种仿真平台，包括：第一方面所述的原型验证系统；与所述原型验证系统通信连接的主机。
[0007]本公开提供的用于验证逻辑系统设计的原型验证系统及仿真平台，设置第一同步组件响应于来自第一原型验证模块的同步请求信号，向第一原型验证模块和第二原型验证模块同时发送触发信号，以消除各原型验证模块的响应速度差异，避免了原型验证系统的操作不同步问题，降低了仿真的失败率，从而提高了仿真的效率。
附图说明
[0008]为了更清楚地说明本公开或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0009]图1示出了根据本公开的实施例的一个示例性仿真平台的结构示意图。
[0010]图2A示出了根据本公开的实施例的一个原型验证系统的结构示意图。
[0011]图2B示出了根据本公开的实施例的一个原型验证系统的信号处理流程示意图。
[0012]图2C示出了根据本公开的实施例的一个原型验证系统结构示意图。
[0013]图3A示出了根据本公开的实施例的另一个原型验证系统的结构示意图。
[0014]图3B示出了根据本公开的实施例的另一个原型验证系统的信号处理流程示意图。
[0015]图3C示出了根据本公开的实施例的另一个原型验证系统的结构示意图。
具体实施方式
[0016]为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
[0017]需要说明的是，除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“一”或者“一个”并非限定数量，在通常情况下，“一”或者“一个”可以理解为一个或多个。
[0018]如上所述，基于复杂的原型验证系统进行仿真时，由于布线等因素，对多个可编程逻辑器件进行同步是困难的。
[0019]专利技术人研究发现：由于复杂的原型验证系统中，通常包括多个由可编程逻辑器件构成的原型验证模块，这些原型验证模块基于相应的布线实现电连接。现有技术中，在需要多个原型验证模块的同步执行某一操作时，通常由一个原型验证模块向自身以及其他原型验证模块同时发出触发信号实现。然而，发出触发信号的原型验证模块自身对触发信号的响应速度和其他原型验证模块对触发信号的响应速度存在差异，极易造成原型验证模块的操作不同步，进而导致仿真失败。
[0020]基于此，本公开提供的用于验证逻辑系统设计的原型验证系统及仿真平台，原型验证系统中，通过设置第一同步组件，并使第一同步组件经由第一线路和第二线路与第一原型验证模块和第二原型验证模块电连接，在需要第一原型验证模块和第二原型验证模块同步执行相应的操作时，可以响应于来自第一原型验证模块或第二原型验证模块的同步请求信号，向第一原型验证模块和第二原型验证模块同时发送触发信号，以消除各原型验证模块的响应速度差异，避免了原型验证系统的操作不同步问题，降低了仿真的失败率，从而提高了仿真的效率。
[0021]需要说明的是，本公开的实施例还可以以下方式进一步描述：
[0022]图1示出了根据本公开的实施例的一种仿真平台的结构示意图。
[0023]如图1所示，仿真平台100可以包括原型验证系统102和与原型验证系统102通信连接的主机104。
[0024]原型验证系统102是一个用于仿真被测试设计(DUT)的硬件系统。一个DUT可以包括多个模块。DUT可以是组合逻辑电路、时序逻辑电路、或上述两者的组合。原型验证系统102可以包括一个或多个原型验证模块(图1中示例性地示出原型验证模块1020a和1020b)、
接口单元1022以及存储器1024。
[0025]原型验证模块可以包括一个或多个可编程逻辑器件(例如，现场可编程逻辑阵列(FPGA))。随着芯片设计的规模越发庞大，通常需要在一个原型验证系统中设置多个原型验证模块协同运行，且一个原型验证模块中还可以进一步包括多个可编程逻辑器件，以实现复杂DUT(例如，芯片设计)的仿真。
[0026]接口单元1022可以用于与主机104通信地耦接，以进行主机104和原型验证系统102之间的通信。在一些实施例中，接口单元1022可以包括具有电连接能力的一个或多个接口。例如，接口单元1022可以包括RS232接口、USB接口、LAN口、光纤接口、IEEE1394(火线接口)等。在一些实施例中，接口单元1022可以是无线网络接口。例如，接口单元1022可以是WIFI接口、蓝牙接口等。
[0027]存储器1024可以用于存储在仿真过程中DUT产生的信号值。在一些实施例中，仿真过程中DUT产生的信号值可以直接被主机104读取。存储器1024可以由相变内存(PRAM)、静态随机本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于验证逻辑系统设计的原型验证系统，包括：第一原型验证模块和第二原型验证模块；以及第一同步组件，经由第一线路和第二线路与所述第一原型验证模块和所述第二原型验证模块分别连接，其中，第一同步组件被配置为：响应于来自所述第一原型验证模块的同步请求信号，向所述第一原型验证模块和所述第二原型验证模块同时发送触发信号。2.根据权利要求1所述的原型验证系统，其中，所述触发信号经由所述第一线路从所述第一同步组件到达所述第一原型验证模块的第一信号传输延迟和所述触发信号经由所述第二线路从所述第一同步组件到达所述第二原型验证模块的第二信号传输延迟相同。3.根据权利要求2所述的原型验证系统，其中，所述第一线路和所述第二线路的长度差值小于所述第一线路的5％。4.根据权利要求1所述的原型验证系统，其中，所述第一原型验证模块和所述第二原型验证模块是可编程逻辑器件。5.根据权利要求1所述的原型验证系统，其中，所述第一原型验证模块包括多个第一可编程逻辑器件和与所述多个第一可编程逻辑器件分别电连接的第二同步组件；并且所述第二原型验证模块包括多个第二可编程逻辑器件和与所述多个第二可编程逻辑器件分别电连接的第三同步组件，其中，所述第一同步组件经由所述第一线路...

【专利技术属性】
技术研发人员：张玉田，
申请(专利权)人：芯华章科技股份有限公司，
类型：发明
国别省市：