一种鲁棒性高的半导体装置及其制备方法制造方法及图纸

本发明专利技术涉及一种鲁棒性高的半导体装置，包括半导体衬底、设于半导体衬底背面的集电极及集电极金属层、设于半导体衬底表面的栅氧化层及栅氧化层上方的多个栅极多晶硅、位于栅极多晶硅上方的绝缘介质层及金属互联层，其特征在于：半导体衬底的表面还设有多个有效源区及纵向载流子调整区，有效源区或纵向载流子调整区位于相邻栅极多晶硅之间，有效源区及纵向载流子调整区均包括阱区、阱区上方的第一载流子掺杂区、位于第一载流子掺杂区上方的第二载流子掺杂区，有效源区与金属互联层电性连接，纵向载流子调整区与金属互联层电性隔绝。本发明专利技术的鲁棒性高的半导体装置尺寸较小且成本较低。此外，本发明专利技术还提供了制造该半导体装置的方法。本发明专利技术还提供了制造该半导体装置的方法。本发明专利技术还提供了制造该半导体装置的方法。

A semiconductor device with high robustness and its preparation method

【技术实现步骤摘要】
一种鲁棒性高的半导体装置及其制备方法


[0001]本专利技术涉及一种半导体装置，尤其涉及一种鲁棒性高的半导体装置，此外本专利技术还涉及该半导体装置的制备方法。

技术介绍

[0002]随着对功率器件电特性要求的逐渐提高，其功率越来越大，同时对功率器件的鲁棒性要求也越来约高，其主要体现在器件的短路峰值电流需要尽量保持在安全工作区里。在半导体设计制造过程中，器件的性能要求和性能的鲁棒性在一定程度上是一对矛盾点，往往器件性能越好，其鲁棒性就越差，为了兼顾好的性能和强壮的鲁棒性，一些厂商通过增加一层光刻板等工序来解决器件性能和鲁棒性的问题，但这样又增加了器件生产的成本。此外，为了提高器件的鲁棒性，一些厂商提高了半导体装置的尺寸，而在平面栅双极晶体管中，一方面多晶硅的尺寸受击穿电压的制约不能随便增加，尺寸增加到一定的程度，多晶硅底下的电场强度会急剧增加，造成击穿电压失效，另一方面，多晶硅的尺寸也不能随便减少，如果多晶硅的尺寸减少到一定的程度，器件上表面的载流子浓度会很少，从而使得器件导通时的电阻增加、压降增加、导通时的损耗增大，在多晶硅确保一定的尺寸限制下，多晶硅之间的距离也是无法改变的。
[0003]为此，在传统器件设计过程中会增加一张N+版，有选择性的注入砷，作为电子的源端，开通时引入电子，关断时引出空穴，但这种方法也增加了器件生产的成本。
[0004]有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种新型结构的鲁棒性高的半导体装置，使其更具有产业上的利用价值。

技术实现思路

[0005]为解决上述技术问题，本专利技术的目的是提供一种尺寸较小且成本较低的鲁棒性高的半导体装置。此外，本专利技术还提供了制造该半导体装置的方法。
[0006]本专利技术的鲁棒性高的半导体装置，包括半导体衬底、设于半导体衬底背面的集电极及集电极金属层、设于半导体衬底表面的栅氧化层及栅氧化层上方的多个栅极多晶硅、位于栅极多晶硅上方的绝缘介质层及金属互联层，半导体衬底的表面还设有多个有效源区及纵向载流子调整区，有效源区或纵向载流子调整区位于相邻栅极多晶硅之间，有效源区及纵向载流子调整区均包括阱区、阱区上方的第一载流子掺杂区、位于第一载流子掺杂区上方的第二载流子掺杂区，所述有效源区与所述金属互联层电性连接，所述纵向载流子调整区与金属互联层电性隔绝。
[0007]借由上述方案，本专利技术至少具有以下优点：本专利技术的鲁棒性高的半导体装置
[0008]综上所述，本专利技术的鲁棒性高的半导体装置在不用增加版图的前提下，在元胞区域中设计了包含纵向载流子调整区的纵向承压元胞，该纵向承压元胞设计，并没有增加版的层次，也没有改变工艺顺序，同时没有增加电流密度，在相同的元胞单元的尺寸前提下，在承受短时间的短路情况下，有效控制了进入退饱和区的饱和电流大小，同时改善了米勒
电容，改善了器件关断时电流的变化率，降低了瞬间关断时的尖峰电压，从短路和瞬间关断两方面增加了器件的强壮性。由于没有增加反而降低了半导体器件的电流密度，并且器件阱区和N
‑
区之间承压冶金结的分布更加平缓，提高了耐压能力，改善了器件的鲁棒性。
[0009]一种鲁棒性高的半导体装置的制作方法，包括步骤
[0010]S1：在半导体衬底表面沉积栅氧化层；
[0011]S2：在栅氧化层的表面沉积一层多晶硅层；
[0012]S3：刻蚀步骤S2中的多晶硅层，以在衬底表面形成相互分隔的多个栅极多晶硅；
[0013]鲁棒性高的半导体装置的制作方法还包括以下步骤：
[0014]S4有选择性的形成了有效栅分别包围的有效有效源区和纵向载流子调整区：以打开的栅极多晶硅作为自对准层进行砷注入，再进行硼离子注入，从而形成有效源区或纵向载流子调整区；
[0015]S5：在栅极多晶硅上成长二氧化硅，从而形成绝缘介质层；
[0016]S6：根据有效源区及纵向调整区的分布，通过涂布光刻胶、选择性曝光、显影步骤刻蚀绝缘介质层，以露出半导体衬底表面的有效源区，盖住纵向载流子调整区；
[0017]S7：在半导体衬底表面溅射一层铝硅铜，从而形成与有效源区连接的金属互联层。
[0018]通过本专利技术制作的半导体装置，在未改变原有器件体积、不增加器件生产成本的情况下，保证了器件的鲁棒性。
[0019]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，并可依照说明书的内容予以实施，以下以本专利技术的较佳实施例并配合附图详细说明如后。
附图说明
[0020]图1是有效源区与纵向调整区间隔比例为1:2的鲁棒性高的半导体装置的剖视图；
[0021]图2是有效源区与纵向调整区间隔比例为1:1的鲁棒性高的半导体装置的剖视图。
[0022]图中，半导体衬底1，集电极2，集电极金属层3，栅极多晶硅4，绝缘介质层5，金属互联层6，有效源区7，纵向载流子调整区8，阱区9，第一载流子掺杂区10，第二载流子掺杂区11。
具体实施方式
[0023]下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。
[0024]参见图1至图2，本专利技术一较佳实施例的鲁棒性高的半导体装置，包括半导体衬底1、设于半导体衬底背面的集电极2及集电极金属层3、设于半导体衬底表面的栅氧化层及栅氧化层上方的多个栅极多晶硅4、位于栅极多晶硅上方的绝缘介质层5及金属互联层6，半导体衬底的表面还设有多个有效源区7及纵向载流子调整区8，有效源区或纵向载流子调整区位于相邻栅极多晶硅之间，有效源区及纵向载流子调整区均包括阱区9、阱区上方的第一载流子掺杂区10、位于第一载流子掺杂区上方的第二载流子掺杂区11，有效源区与金属互联层电性连接，纵向载流子调整区与金属互联层电性隔绝。
[0025]本专利技术鲁棒性高的半导体装置，在不用增加版图的前提下，在元胞区域中设计了包含纵向载流子调整区的纵向承压元胞，该纵向承压元胞设计，并没有增加版的层次，也没
有改变工艺顺序，同时没有增加电流密度，反而增加了阱区的分布。在相同的元胞单元的尺寸前提下，在承受短时间的短路情况下，增加了器件的强壮性。由于没有增加反而降低了半导体器件的电流密度，降低了退保和区的饱和电容，也强壮了纵向耐压结构，改善了米勒电容，优化了关断电流的变化率，减低了关断时尖峰电压，改善了器件的鲁棒性。
[0026]具体实施时，有效源区和纵向载流子调整区按一定的比例，如从10：1到1:1等比例分配，其中，在半导体衬底为N衬底的情况下，上述阱区为P阱，第一载流子掺杂区为P型载流子掺杂区，第二载流子掺杂区为N型载流子掺杂区。
[0027]综上，本专利技术在不增加N+版的前提下，在多晶硅开口的地方，普遍注入砷的前提下，通过有选择性的打开接触孔，按比例选择性封住有砷注入的多晶硅打开的地方，在保证功率器件的击穿电压的前提下，有效的降低了进入退饱和区的饱和电流，减少了短路时的饱和电流，关断的尖峰电压，提高了器件的鲁棒性。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种鲁棒性高的半导体装置，包括半导体衬底(1)、设于半导体衬底背面的集电极(2)及集电极金属层(3)、设于半导体衬底表面的栅氧化层及栅氧化层上方的多个栅极多晶硅(4)、位于栅极多晶硅上方的绝缘介质层(5)及金属互联层(6)，其特征在于：半导体衬底的表面还设有多个有效源区(7)及纵向载流子调整区(8)，有效源区或纵向载流子调整区位于相邻栅极多晶硅之间，有效源区及纵向载流子调整区均包括阱区(9)、阱区上方的第一载流子掺杂区(10)、位于第一载流子掺杂区上方的第二载流子掺杂区(11)，所述有效源区与所述金属互联层电性连接，所述纵向载流子调整区与金属互联层电性隔绝。2.一种鲁棒性高的半导体装置的制作方法，包括步骤S1：在半导体衬底表面沉积栅氧化层...

【专利技术属性】
技术研发人员：王海军，
申请(专利权)人：上海擎茂微电子科技有限公司，
类型：发明
国别省市：