形成具有屏蔽栅极的碳化硅器件的方法技术

本公开涉及形成具有屏蔽栅极的碳化硅器件的方法，其中，提供了一种碳化硅半导体衬底，其具有彼此横向间隔开并且在主表面之下的多个第一掺杂区域，以及形成从主表面延伸到在第一掺杂区域之上的第三掺杂区域的第二掺杂区域。形成从主表面延伸到第一掺杂区域的第四掺杂区域。形成具有布置在第一掺杂区域中的一个区域的一部分之上的底部的栅极沟槽。对衬底应用高温步骤从而沿着沟槽的侧壁对碳化硅原子进行重排列并且在栅极沟槽中形成圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。的表面层。的表面层。

【技术实现步骤摘要】
形成具有屏蔽栅极的碳化硅器件的方法
[0001]本申请为申请号为201510917326.5、申请日为2015年12月10日的专利技术名称为“形成具有屏蔽栅极的碳化硅器件的方法”的中国专利申请的分案申请。


[0002]本申请总体上涉及在碳化硅衬底中的器件的形成，并且更具体地涉及用于形成具有电气屏蔽栅极结构的基于碳化硅的开关器件的技术。

技术介绍

[0003]半导体晶体管，特别是诸如金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅极双极型晶体管(IGBT)的场效应控制的开关器件已经被使用在诸如功率电源、功率转换器、电动汽车和空调的多种应用中。这些应用中的很多是高功率应用，其需要晶体管能够容受大量的电流和/或电压。
[0004]可具有高达数百伏特的电压闭锁能力和高于一安培的额定电流的功率晶体管可以实现为垂直MOS沟槽晶体管。在垂直晶体管中，栅电极可以布置于在半导体本体的垂直方向上延伸的沟槽中。栅电极与晶体管的源极、本体和漂移区电介质地绝缘并且在半导体本体的横向方向上与本体区域相邻。漏极区域可以毗连漂移区域，并且源极电极可以连接到源极区域。
[0005]碳化硅(SiC)作为功率晶体管的衬底材料提供了特定的优良特性。SiC的特定属性可以用来实现较之利用诸如硅的其他衬底材料的半导体器件而言在给定的导通电阻处具有更高的电压闭锁能力的功率晶体管。例如，SiC提供了具有2x106伏特/厘米(V/cm)的临界电场(即，在该处发生雪崩击穿的电场)，其高于传统的硅的临界电场。由此，可比较地配置的基于SiC的晶体管具有较之传统的基于硅的晶体管的雪崩电压而言更高的阈值。
[0006]虽然SiC提供了对于击穿电压来说的优良的属性，其同样提出了几个设计上的挑战。例如，在基于SiC的器件中，在SiC和栅极电介质(例如，SiO2)之间的界面易于热氧化，其导致了在SiC中的缺陷。这些缺陷的一个后果是较低的电子迁移率和增加的导通电阻。此外，由于在沟槽蚀刻技术中的困难，在基于SiC的器件中的栅极沟槽的角落不均匀。结果是，在栅极沟槽的角落中提供具有均匀厚度的栅极电介质是困难的。这反过来又导致了在栅极沟槽的角落中的增加的电场，其使得器件更容易受故障影响。如果在SiC中的电场接近临界电场，则在栅极电介质中的电场可能以2.5的因数而增加。由此，为了充分地利用SiC的有益的雪崩击穿属性的优势，应当采用恰当的方法来将栅极电介质与SiC材料所容受的大电压相屏蔽。
[0007]需要提供SiC技术中的在沟道区域中具有最小缺陷的功率晶体管以及最低成本的屏蔽的栅极结构。

技术实现思路

[0008]公开了一种形成半导体器件的方法。根据一个实施例，该方法包括形成碳化硅半
导体衬底，其具有彼此横向间隔开并且在衬底的主表面之下的多个第一掺杂区域、从所述主表面延伸到在所述第一掺杂区域之上的第三掺杂区域的第二掺杂区域、以及在衬底中的从主表面延伸到第一掺杂区域的第四掺杂区域。第二区域具有第一传导类型，并且第一掺杂区域、第三掺杂区域和第四掺杂区域具有第二传导类型。衬底为退火的衬底，从而激活在第二掺杂区域、第三掺杂区域和第四掺杂区域中的杂质原子。形成栅极沟槽，所述栅极沟槽延伸通过第二掺杂区域和第三掺杂区域并且具有布置在第一掺杂区域中的一个区域的一部分之上的底部。在非氧化物和非氮化物形成的氛围中对衬底应用高温步骤，从而沿着栅极沟槽的侧壁对碳化硅原子进行重排列并且形成在栅极沟槽的底部和侧壁之间的圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。
[0009]公开了一种由具有主表面的第一传导类型碳化硅半导体衬底形成半导体器件的方法。根据一个实施例，该方法包括形成多个掩埋的第二传导类型区域，所述多个掩埋的第二传导类型区域位于主表面之下并且彼此横向间隔开。在衬底中形成第一传导类型源极区域和第二传导类型本体区域。在衬底中形成从主表面延伸到掩埋的第二传导类型区域的第二传导类型接触区域。对衬底进行退火，从而激活源极区域、本体区域和接触区域中的杂质原子。形成栅极沟槽，所述栅极沟槽延伸通过源极区域和本体区域并且具有布置在掩埋的区域的一部分之上的底部。在非氧化物和非氮化物形成的氛围中对衬底应用高温步骤，从而沿着栅极沟槽的侧壁对碳化硅原子进行重排列并且形成在栅极沟槽的底部和侧壁之间的圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。
附图说明
[0010]附图中的元素并不必然彼此按照比例。相同的参考标号指代相对应的相似部分。各种所描述的实施例的特征可以合并除非其彼此相排斥。在附图中描绘了并且在下面的描述中详细阐释了实施例。
[0011]图1示出了根据实施例的具有屏蔽栅电极的垂直功率晶体管的横截面视图。
[0012]图2示出了根据实施例的在碳化硅衬底上形成氧化物层的工艺步骤。
[0013]图3示出了根据实施例对图2的氧化物层进行掩模的工艺步骤。
[0014]图4示出了根据实施例的对氧化物层进行蚀刻的工艺步骤。
[0015]图5示出了根据实施例的利用氧化物层作为注入掩模在衬底中形成掩埋的掺杂区域的工艺步骤。
[0016]图6示出了根据实施例的应用到衬底从而形成器件区域以及到掩埋的掺杂区域的电气连接的进一步的工艺步骤。
[0017]图7示出了根据实施例的在图6的衬底上方形成氧化物层的工艺步骤。
[0018]图8示出了根据实施例的对图7的氧化物层进行掩模的工艺步骤。
[0019]图9示出了根据实施例的对图8的氧化物层进行蚀刻的工艺步骤。
[0020]图10示出了根据实施例的利用图9的氧化物层作为蚀刻掩膜来对衬底进行蚀刻从而形成栅极沟槽的工艺步骤。
[0021]图11示出了根据实施例的从衬底去除氧化物层的工艺步骤。
[0022]图12示出了根据实施例的在非氧化物和非氮化物形成的氛围中应用高温步骤从而在栅极沟槽中形成圆角的工艺步骤。
[0023]图13示出了根据实施例的栅极沟槽的可选配置。
[0024]图14示出了根据实施例的在栅极沟槽中形成牺牲氧化物的工艺步骤。
[0025]图15示出了根据实施例的对衬底进行掩模从而选择性地去除牺牲氧化物层的部分的工艺步骤。
[0026]图16示出了根据实施例的在去除了牺牲氧化物的部分之后的衬底。
[0027]图17示出了根据实施例的应用到衬底的进一步的工艺步骤，从而形成栅极沟槽中的栅极电介质，使得栅极沟槽中的电介质材料在栅极沟槽的底部处的整体厚度大于沿侧壁的厚度。
具体实施方式
[0028]本文公开的实施例提供了一种由碳化硅半导体衬底102形成半导体器件的方法。图1描绘出了根据本文所描述的方法可以形成的示例性的半导体器件100。该器件100包括彼此横向间隔开并且在衬底102的主表面105之下的多个第一掺杂区域104。从主表面105延伸到在第一掺杂区域104之上的第三掺杂区域108的第二掺杂区域106。第二掺杂区域106具有第一传导类型(例如，n
‑
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：形成碳化硅半导体衬底，所述碳化硅半导体衬底具有彼此横向间隔开并且在所述衬底的主表面之下的多个第一掺杂区域、从所述主表面延伸到在所述第一掺杂区域之上的第三掺杂区域的第二掺杂区域、以及在所述衬底中的从所述主表面延伸到所述第一掺杂区域的多个第四掺杂区域，所述第二掺杂区域具有第一传导类型，并且所述第一掺杂区域、所述第三掺杂区域和所述第四掺杂区域具有第二传导类型，其中所述第一掺杂区域被掺杂为具有随着距所述主表面的增加的距离而增加的杂质浓度；对所述衬底进行退火，从而激活在所述第二掺杂区域、所述第三掺杂区域和所述第四掺杂区域中的杂质原子；形成栅极沟槽，使得所述栅极沟槽的侧壁在所述衬底的横向部分中延伸通过所述第二掺杂区域和所述第三掺杂区域，从而使所述侧壁与掩埋的所述第一掺杂区域间隔开，所述衬底的所述横向部分位于相邻的所述第一掺杂区域之间，其中所述栅极沟槽被形成为使得所述侧壁对准所述衬底的晶面并且所述侧壁垂直于所述主表面；在形成非氧化物和非氮化物的氛围中，应用高温步骤，从而沿着所述栅极沟槽的所述侧壁对碳化硅原子进行重排列并且形成在所述栅极沟槽的底部和所述侧壁之间的圆角；以及从所述衬底去除在所述高温步骤期间沿着所述栅极沟槽的所述侧壁形成的表面层。2.根据权利要求1所述的方法，其中去除所述表面层包括：对所述表面层进行氧化，以在所述栅极沟槽中形成牺牲氧化物层；并且从所述栅极沟槽的至少一部分中去除所述牺牲氧化物层。3.根据权利要求2所述的方法，其中对所述表面层进行氧化包括利用所述牺牲氧化物层衬垫整个所述栅极沟槽，并且其中去除所述牺牲氧化物层包括仅从所述栅极沟槽的中间部分去除所述牺牲氧化物层，从而在去除所述牺牲氧化物层之后由所述牺牲氧化物层衬垫所述栅极沟槽的横向末端。4.根据权利要求3所述的方法，其中仅从所述中间部分去除所述牺牲氧化物层包括：在所述衬底上形成覆盖所述栅极沟槽的所述横向末端并且露出所述中间部分的掩模；并且蚀刻掉所述中间部分的牺牲氧化物。5.根据权利要求3所述的方法，进一步包括：在去除所述牺牲氧化物层之后贯穿所述栅极沟槽沉积栅极电介质，使得所述栅极电介质在所述中间部分中直接邻近所述栅极沟槽的所述底部和所述侧壁并且使得所述牺牲氧化物层居于所述底部、所述侧壁以及位于所述栅极沟槽的所述横向末端处的栅极电介质之间；并且在气体氛围中对所述衬底进行退火，从而钝化所述栅极电介质和所述碳化硅半导体衬底之间的界面。6.根据权利要求5所述的方法，其中沉积所述栅极电介质包括：仅沿着所述栅极沟槽的底部形成第一电介质层；并且在所述第一电介质层之上并且沿着所述侧壁形成第二电介质层，从而在所述栅极沟槽中的电介质材料的整体厚度在所述栅极沟槽的所述底部处大于沿所述侧壁的厚度。
7.根据权利要求2所述的方法，其中对所述表面层进行氧化包括利用所述牺牲氧化物层衬垫整个所述栅极沟槽，并且其中去除所述牺牲氧化物层包括从所述栅极沟槽完全去除所述牺牲氧化物层。8.根据权利要求1所述的方法，其中通过将杂质原子注入所述衬底中来形成所述第一掺杂区域，并且其中在注入所述杂质原子之后形成所述栅极沟槽。9.根据权利要求8所述的方法，其中形成所述第一掺杂区域包括在所述衬底上形成第一掩模，并且其中形成所述栅极沟槽包括在去除所述第一掩模之后在所述衬底上形成第二掩模并且蚀刻掉所述衬底的包括所述第二掺杂区域和所述第三掺杂区域的部分。10.根据权利要求9所述的方法，其中对所述衬底进行蚀刻，从而在蚀刻工艺的工艺容差之内，所述栅极沟槽的第一侧壁与所述衬底的晶面基本对准，并且其中对所述高温步骤的时间、温度和氛围进行控制从而所述第一侧壁被设置为与所述晶面更接近地对准...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：