存储器件及其操作方法技术

一种存储器件，具有多个位单元，该多个位单元中的每个包括SRAM单元，该SRAM单元具有响应于在第一字线上接收的控制信号而选择性地可连接到第一位线的存储节点。每个位单元还包括MRAM单元，该MRAM单元响应于在第二字线上接收的控制信号而选择性地可连接到SRAM单元的存储节点。本发明专利技术的实施例还涉及操作存储器件的方法。的方法。的方法。

【技术实现步骤摘要】
存储器件及其操作方法


[0001]本专利技术的实施例涉及存储器件及其操作方法。

技术介绍

[0002]常见类型的集成电路存储器是静态随机存取存储器(SRAM)器件。典型的SRAM存储器件具有存储器单元阵列。在一些实例中，每个存储器单元使用连接在上参考电位与下参考电位(通常接地)之间的六个晶体管，使得两个存储节点之一可以被要存储的信息所占据，其中互补信息则存储在另一个存储节点处。SRAM单元中的每个位都存储在晶体管中的四个晶体管中，这些晶体管形成两个交叉耦合的反相器。将其它两个晶体管连接到存储器单元字线，以通过选择性地将该单元连接到其位线来控制在读取操作和写入操作期间对存储器单元的访问。
[0003]由于其高速操作，SRAM存储器通常用于计算应用，诸如实现高速缓冲存储器。中央处理单元(CPU)高速缓冲是CPU使用的硬件高速缓冲。CPU从主存储器位置访问数据，但是此操作既耗时又低效。高速缓冲被用来通过本地存储常用数据来提供对该常用数据的更快访问。虽然SRAM在存储器阵列中维持数据而不需要在加电时刷新，但其是易失性的，使得在存储器未加电时数据最终丢失。

技术实现思路

[0004]根据本专利技术实施例的一个方面，提供了一种存储器件，包括多个位单元，每个位单元包括：静态随机存取存储器单元，具有响应于在第一字线上接收的控制信号而选择性地可连接到第一位线的存储节点；磁随机存取存储器单元，响应于在第二字线上接收的控制信号而选择性地可连接到静态随机存取存储器单元的存储节点。
[0005]根据本专利技术实施例的另一个方面，提供了一种存储器件，包括：位单元阵列，布置成行和列；每行具有与每行对应的第一字线；每列具有与每列对应的第一位线。位单元中的每个包括：静态随机存取存储器单元，包括存储节点；第一静态随机存取存储器存取晶体管，连接在存储节点与第一位线之间，第一静态随机存取存储器存取晶体管具有连接到第一字线的栅极端；第一磁随机存取存储器单元，连接在静态随机存取存储器单元的存储节点与第二位线之间；第一磁随机存取存储器存取晶体管，连接到第一磁随机存取存储器单元并且具有连接到第二字线的栅极端。
[0006]根据本专利技术实施例的又一个方面，提供了一种操作存储器件的方法，包括：提供存储器位单元，包括静态随机存取存储器单元和磁随机存取存储器单元；响应于第一事件，将数据从静态随机存取存储器单元写入到磁随机存取存储器单元；响应于第二事件，将数据从磁随机存取存储器单元写入到静态随机存取存储器单元。
附图说明
[0007]当结合附图阅读时，根据以下详细描述可以最佳地理解本专利技术的各方面。应注意，
根据工业中的标准实践，各部件未按比例绘制。实际上，为了论述清楚，各部件的尺寸可以任意增大或减小。另外，附图是说明性的，作为本专利技术的实施例的实例，并且不意图是限制性的。
[0008]图1是示出根据一些实施例的存储器件的实例的框图。
[0009]图2是示出根据一些实施例的实例位单元的框图。
[0010]图3是示出根据一些实施例的图2所示的位单元的实例的示意图。
[0011]图4是示出根据一些实施例的方法的流程图。
[0012]图5和图6是示出根据一些实施例的用于图3中示出的位单元的数据传输操作的示意图。
[0013]图7示出了根据一些实施例的与图5和图6所示的数据传输操作对应的波形。
[0014]图8是示出根据一些实施例的图3中示出的位单元的另一数据传输操作的示意图。
[0015]图9示出了根据一些实施例的与图8所示的数据传输操作对应的波形。
[0016]图10和图11是示出根据一些实施例的图2中所示的位单元的另一实例连同所示出的位单元的数据传输操作的示意图。
[0017]图12示出了根据一些实施例的与图10和图11所示的数据传输操作对应的波形。
[0018]图13是示出根据一些实施例的用于图10和图11中所示出的位单元的另一数据传输操作的示意图。
[0019]图14示出了根据一些实施例的与图13所示的数据传输操作对应的波形。
[0020]图15是示出根据一些实施例的图2所示的位单元的进一步的实例的示意图。
具体实施方式
[0021]以下专利技术提供了许多用于实现所提供主题的不同特征的不同实施例或实例。以下将描述元件和布置的具体实例，以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本公开。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件与第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考数字和/或字符。这种重复是出于简明和清楚的目的，并且其本身不指示所论述的各种实施例和/或配置之间的关系。
[0022]此外，为了便于描述，本文中可使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间关系术语来描述附图中示出的一个元件或部件与另一元件或部件的关系。空间相对术语旨在包含除附图中描绘的取向之外的在使用或操作中的器件的不同取向。装置可以以其它方式进行定向(旋转90度或处于其它方向)，而其中所使用的空间相关描述符可以做相应解释。
[0023]静态随机存取存储器(SRAM)器件具有存储器单元阵列，该存储器单元阵列包括连接在上参考电位与下参考电位之间的晶体管，使得两个存储节点之一可以被要存储的信息所占据，其中互补信息存储在另一存储节点处。例如，一种典型的SRAM存储器单元布置包括六个晶体管。SRAM单元中的每个位都存储在晶体管中的四个晶体管中，这些晶体管形成两个交叉耦合的反相器。将其它两个晶体管连接到存储器单元字线，以通过选择性地将该单元连接到其位线来控制在读取操作和写入操作期间对存储器单元的访问。
[0024]SRAM是易失性的，这意指其需要备用电力来维持其内容。为了节省电力，存储器件可以包括关闭模式，在该模式下，断开存储器阵列以节省电力。所公开的实施例将非易失性存储器与SRAM存储器结合以实现SRAM存储器的高速性能，同时在电力关断或电力损耗的情况下维持所存储的数据。
[0025]非易失存储器件甚至在切断电源后也能保留数据。非易失性存储器件的实例包括闪存、铁电随机存取存储器(FRAM)、相变随机存取存储器(PRAM)和磁性随机存取存储器(MRAM)。MRAM使用磁性隧道结处的磁化方向的变化来存储数据。可以从其相对较高或较低的电阻(RH和RL)来感测MRAM单元的两个状态，这些电阻代表存储器中存储的位的不同二进制逻辑值。例如，RL(或高单元电流)可以被指定为逻辑“0”(“Data
‑
0”)；RH(或低单元电流)可以被指定为逻辑“1”(“Data
‑
1”)。可以通过将流过存储器单元的电流与参考电流进行比较来确定存储在MRAM存储器单元中的数据位(逻辑“0”或“1”值)。...

【技术保护点】

【技术特征摘要】
1.一种存储器件，包括多个位单元，每个位单元包括：静态随机存取存储器单元，具有响应于在第一字线上接收的控制信号而选择性地可连接到第一位线的存储节点；磁随机存取存储器单元，响应于在第二字线上接收的控制信号而选择性地可连接到所述静态随机存取存储器单元的所述存储节点。2.根据权利要求1所述的存储器件，其中，所述多个位单元被布置在行和列的阵列中，并且其中，所述位单元中的每个还包括：第一存取晶体管，连接在所述存储节点与所述第一位线之间，并且具有连接到所述第一字线的栅极端。3.根据权利要求1所述的存储器件，其中，所述位单元中的每个还包括：第二存取晶体管，连接在所述磁随机存取存储器单元与第二位线之间，并且具有连接到所述第二字线的栅极端。4.根据权利要求3所述的存储器件，其中，所述第二存取晶体管连接在所述磁随机存取存储器单元与所述静态随机存取存储器单元的所述存储节点之间。5.根据权利要求3所述的存储器件，其中，所述第二存取晶体管连接在所述磁随机存取存储器单元与所述第二位线之间。6.根据权利要求1所述的存储器件，其中，磁随机存取存储器单元包括磁性隧道结。7.根据权利要求1所述的存...

【专利技术属性】
技术研发人员：喻鹏飞，蔡睿哲，野口纮希，王奕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：