一种微控制系统技术方案

本实用新型专利技术涉及一种微控制系统，属于集成电路技术领域，解决了现有微控制系统SPI接口连接的速度优势不能充分发挥的问题。微控制系统包括主机和从机，所述主机的SPI接口与所述从机的SPI接口连接；所述主机的状态输入管脚与所述从机的状态输出管脚连接，其中，所述从机经由所述状态输出管脚向所述主机反映所述从机的缓冲区状态。基于SPI接口，同时额外引入一个从机发送缓存区状态脚，用于从机向主机反映从机缓冲区状态，进而提高了主机速度。进而提高了主机速度。进而提高了主机速度。

【技术实现步骤摘要】
一种微控制系统


[0001]本技术涉及集成电路
，尤其涉及一种微控制系统。

技术介绍

[0002]串行外设接口(Serial Peripheral Interface，简称为SPI)是一种高速、全双工、主从式接口，是微控制器(Microcontroller Unit，简称为MCU，即微控制单元)和外围IC之间使用最广泛的接口之一。
[0003]产生时钟信号的器件称为主机，通信过程中，主机和从机依靠主机发送的时钟信号同步采样时钟，进行数据交换。相比UART、I2C等其他常用芯片间接口，SPI支持更高的时钟频率，也就是具有更高的传输速度。SPI是全双工接口，在主机发送时钟信号时，发送和接收可以同时进行。
[0004]SPI的一个独特优势是可以不间断地传输数据，可以连续流发送或接收任意数量的比特。使用I2C或UART，数据以数据包形式发送，限制为特定的位数。启动和停止条件定义每个数据包的开始和结束，因此数据在传输过程中会被中断。例如，主机向从机发送一条指令，主机等待预定时间(例如，50s)读取从机响应或者一直读取从机响应，在该等待预定时间内或者主机一直读取从机响应，由此主机在此期间无法处理其他指令或程序，从而降低了主机速率。
[0005]由于SPI接口只提供了物理层，缺少将缓冲区有数据的状态反映给主机的状态输出管脚，导致在实际使用过程中，会遇到以下问题，导致其速度优势不能充分发挥。

技术实现思路

[0006]鉴于上述的分析，本技术旨在提供一种微控制系统，用以解决现有微控制系统SPI接口连接的速度优势不能充分发挥的问题。
[0007]本技术的目的主要是通过以下技术方案实现的：
[0008]一种微控制系统，包括主机和从机，所述主机的SPI接口与所述从机的SPI接口连接；所述主机的状态输入管脚与所述从机的状态输出管脚连接，其中，所述从机经由所述状态输出管脚向所述主机反映所述从机的缓冲区状态。
[0009]上述方案的有益效果如下：主机的状态输入管脚与从机的状态输出管脚连接，使得从机经由状态输出管脚向主机反映从机的缓冲区状态，主机在接收到从机的缓冲区状态后进行后续处理(基于SPI接口，同时额外引入一个从机发送缓存区状态脚，用于从机向主机反映从机缓冲区状态)，进而提高了主机速度，因此主机在发送一条指令以后不需要等待预定时间或者一直读取从机响应。
[0010]基于上述方案的进一步改进，所述主机的SPI接口包括：第一时钟CLK管脚、第一片选CS管脚、第一主机输出从机输入MOSI管脚和第一主机输入从机输出MISO管脚。
[0011]基于上述方案的进一步改进，所述从机为一个从机，所述一个从机的SPI接口包括：第二时钟CLK管脚、第二片选CS管脚、第二主机输出从机输入MOSI管脚和第二主机输入
从机输出MISO管脚，其中，所述第一时钟CLK管脚与所述第二时钟CLK管脚连接；所述第一片选CS管脚与所述第二片选CS管脚连接；所述第一主机输出从机输入MOSI管脚与所述第二主机输出从机输入MOSI管脚连接；以及所述第一主机输入从机输出MISO管脚与所述第二主机输入从机输出MISO管脚连接。
[0012]基于上述方案的进一步改进，所述从机为多个从机，当单个主机与多个从机连接时，主机的SPI接口包括多个片选CS管脚，其中，每个片选CS管脚与所述多个从机中的一个从机连接。
[0013]基于上述方案的进一步改进，所述多个从机包括第一从机和第二从机，其中，所述第一从机包括第三SPI接口，其中，所述第三SPI接口包括第三时钟CLK管脚、第三片选CS管脚、第三主机输出从机输入MOSI管脚和第三主机输入从机输出MISO管脚；以及所述第二从机包括第四SPI接口，其中，所述第四SPI接口包括第四时钟CLK管脚、第四片选CS管脚、第四主机输出从机输入MOSI管脚和第四主机输入从机输出MISO管脚。
[0014]基于上述方案的进一步改进，所述主机的SPI接口还包括第二片选CS管脚，其中，所述第一时钟CLK管脚分别与所述第一从机的第三时钟CLK管脚和所述第二从机的第四时钟CLK管脚连接；所述第一片选CS管脚与所述第一从机的第三片选CS管脚连接；所述第二片选CS管脚与所述第二从机的第四片选CS管脚连接；所述第一主机输出从机输入MOSI管脚分别与所述第一从机的第三主机输出从机输入MOSI管脚和所述第二从机的第四主机输出从机输入MOSI管脚连接；以及所述第一主机输入从机输出MISO管脚分别与所述第一从机的第三主机输入从机输出MISO管脚和所述第二从机的第四主机输入从机输出MISO管脚连接。
[0015]基于上述方案的进一步改进，所述主机的状态输入管脚分别与所述第一状态输出管脚State和第二状态输出管脚State连接。
[0016]基于上述方案的进一步改进，所述从机的状态输出管脚包括：所述第一从机的第一状态输出管脚State和所述第二从机的第二状态输出管脚State。
[0017]基于上述方案的进一步改进，所述主机的状态输入管脚包括第一状态输入管脚State和第二状态输入管脚State，其中，所述第一状态输入管脚State与所述第一状态输出管脚State连接；以及所述第二状态输入管脚State与所述第二状态输出管脚State连接。
[0018]基于上述方案的进一步改进，所述主机包括MCU或FPGA。
[0019]基于上述方案的进一步改进，所述从机包括传感器、存储器、协处理器、执行器件和/或输入/输出器件。
[0020]与现有技术相比，本技术至少可实现如下有益效果之一：
[0021]1、主机的状态输入管脚与从机的状态输出管脚连接，使得从机经由状态输出管脚向主机反映从机的缓冲区状态，主机在接收到从机的缓冲区状态后进行后续处理，进而提高了主机速度，因此主机在发送一条指令以后不需要等待预定时间或者一直读取从机响应。
[0022]2、当SPI总线连接多个从机时，主机通过片选信号来选择当前通信的从机。
[0023]3、在单主机多从机的情况下，单个主机设置有多个状态输入管脚，每个从机设置有一个状态输出管脚，以能够与单个主机的多个状态输入管脚中的一个状态输入管脚相对应，使得主机能够经由不同状态输入管脚接收多个从机中的当前通信从机的状态信号。
[0024]4、在单主机多从机的情况下，单个主机设置有单个状态输入管脚，多个从机中的
每个从机的状态输出管脚与主机的同一个状态输入管脚连接，使得主机能够经由该状态输入管脚接收多个从机中的当前通信从机的状态信号。
[0025]本技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本技术的其他特征和优点将在随后的内容中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本技术而了解。本技术的目的和其他优点可通过文字以及附图中所特别指出的内容中来实现和获得。
附图说明
[0026]附图仅用于示出具体实施例的目的，而并本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微控制系统，其特征在于，包括主机和从机，所述主机的SPI接口与所述从机的SPI接口连接；所述主机的状态输入管脚与所述从机的状态输出管脚连接，其中，所述从机经由所述状态输出管脚向所述主机反映所述从机的缓冲区状态。2.根据权利要求1所述的微控制系统，其特征在于，所述主机的SPI接口包括：第一时钟CLK管脚、第一片选CS管脚、第一主机输出从机输入MOSI管脚和第一主机输入从机输出MISO管脚。3.根据权利要求2所述的微控制系统，其特征在于，所述从机为一个从机，所述一个从机的SPI接口包括：第二时钟CLK管脚、第二片选CS管脚、第二主机输出从机输入MOSI管脚和第二主机输入从机输出MISO管脚，其中，所述第一时钟CLK管脚与所述第二时钟CLK管脚连接；所述第一片选CS管脚与所述第二片选CS管脚连接；所述第一主机输出从机输入MOSI管脚与所述第二主机输出从机输入MOSI管脚连接；以及所述第一主机输入从机输出MISO管脚与所述第二主机输入从机输出MISO管脚连接。4.根据权利要求2所述的微控制系统，其特征在于，所述从机为多个从机，当单个主机与多个从机连接时，主机的SPI接口包括多个片选CS管脚，其中，每个片选CS管脚与所述多个从机中的一个从机连接。5.根据权利要求4所述的微控制系统，其特征在于，所述多个从机包括第一从机和第二从机，其中，所述第一从机包括第三SPI接口，其中，所述第三SPI接口包括第三时钟CLK管脚、第三片选CS管脚、第三主机输出从机输入MOSI管脚和第三主机输入从机输出MISO管脚；以及所述第二从机包括第四SPI接口，其中，所述第四SPI接口包括第四时钟CLK管脚、第四片选CS管脚、第四主机...

【专利技术属性】
技术研发人员：田勇翔，王雪聪，孙春桂，
申请(专利权)人：北京华弘集成电路设计有限责任公司，
类型：新型
国别省市：