电容网络失配的校正方法及装置制造方法及图纸

本发明专利技术公开了一种电容网络失配的校正方法及装置，其中，该方法包括：步骤1，根据预定规则获取待校正模数转换器ADC的预定数字码的理想阈值电压；步骤2，对预定数字码对应的多个电容进行排列，以使该预定数字码的阈值电压与理想阈值电压的误差最小；步骤3，对待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序，执行步骤1和步骤2，以此来校正待校正ADC的电容网络的失配。通过本发明专利技术，可以校正ADC的电容网络失配，从而可以提高ADC的精度。

【技术实现步骤摘要】
电容网络失配的校正方法及装置
本专利技术涉及模数转换器设计领域，具体涉及一种电容网络失配的校正方法及装置。
技术介绍
在SARADC(SuccessiveApproximationRegisterAnalog-to-DigitalConverter，逐次比较型模数转换器)的设计中，电容分压网络的比配程度在很大程度上会影响ADC的精度。但是芯片制造过程中产生的误差很难避免，而且制造完成之后电容值难以测量。目前主要采用如下几种技术来提高ADC的精度：(1)使用激光调修技术，使得权电容或权电阻网络的匹配性更好。(2)在版图设计时，除了设计单位电容之外，再设计很多小电容或电阻，在单位电容附近。根据ADC的测试结果决定是否将这些电容连入网络中，即用这些小电容或电阻微调权电容或电阻网络。(3)在校准时，测量二进制权电容网络中的每个电容造成的误差，并数字化保存在寄存器中。在正常的模数转换时，通过校准DAC(Digital-to-AnalogConverter，数模转换器)将误差反馈回权电容网络中，实现误差补偿。然而，技术(1)存在如下问题：使用激光调修需要增加额外的工艺成本。技术(2)存在如下问题：增加了版图设计的复杂程度，并且由于制造精度的限制，难以制造非常小的电容来弥补误差(COMS工艺下电容的标准差一般在1％以下)。技术(3)存在如下问题：需要在电路设计时添加额外的DAC来补偿电容失配造成的误差。在ADC总体给定精度情况下，DAC的分辨率既要买足精度高以保证可以补偿足够小的误差，同时输出范围还要足够大，以保证能够补偿较大的误差。这会导致DAC需要非常高的精度，这是难以实现的。
技术实现思路
有鉴于此，本专利技术提供一种电容网络失配的校正方法及装置，以解决上述提及的至少一个问题。根据本专利技术的第一方面，提供一种电容网络失配的校正方法，所述方法包括：步骤1，根据预定规则获取待校正模数转换器ADC的预定数字码的理想阈值电压；步骤2，对所述预定数字码对应的多个电容进行排列，以使该预定数字码的阈值电压与所述理想阈值电压的误差最小；步骤3，对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序，执行所述步骤1和所述步骤2，以此来校正所述待校正ADC的电容网络的失配。根据本专利技术的第二方面，提供一种电容网络失配的校正装置，所述装置包括：理想阈值电压获取单元，用于根据预定规则获取待校正模数转换器ADC的预定数字码的理想阈值电压；排列单元，用于对所述预定数字码对应的多个电容进行排列，以使该预定数字码的阈值电压与所述理想阈值电压的误差最小；控制单元，用于对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序，执行所述理想阈值电压获取单元和所述排列单元，以此来校正所述待校正ADC的电容网络的失配。根据本专利技术的第三方面，提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述方法的步骤。根据本专利技术的第四方面，本专利技术提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述方法的步骤。由上述技术方案可知，通过对待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序，对于某个预定数字码，执行获取预定数字码的理想阈值电压，以及对该预定数字码对应的电容进行重新排列，以使该预定数字码的阈值电压与理想阈值电压的误差最小的步骤，以此来依次校正每个数字码的电容网络失配，这样就可以校正ADC的电容网络失配，从而可以提高ADC的精度。相比于现有技术，本校正方案成本较低，且无需增加ADC制造过程的复杂度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是根据本专利技术实施例的电容网络失配校正方法的流程图；图2是根据本专利技术实施例的各数字码的电容示意图；图3是根据本专利技术实施例的各数字码的电容排列组合示意图；图4是根据本专利技术实施例的电容网络失配校正方法的详细流程图；图5是根据本专利技术实施例的电容网络失配校正装置的结构框图；图6是根据本专利技术实施例的电容网络失配校正装置的详细结构框图；图7为本专利技术实施例的电子设备600的系统构成的示意框图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。由于SARADC在制造完成之后，较难测试电容值，并且，目前的提高ADC精度的技术存在成本高、制造过程复杂等问题，基于此，本专利技术实施例提出一种无需测量电容值就可以校正电容网络失配的方案，该方案通过电容重排技术来校准电容网络的失配，从而提高ADC的精度。以下结合附图来详细描述本专利技术实施例。在实际操作中，相比于使用理想权电容网络的ADC，由于电容的失配，ADC的电压转移曲线会偏离，造成这样结果的原因是对于某个数字码跳变的阈值电压偏离理想阈值电压，下文称这个差距为“阈值电压的误差”。图1是根据本专利技术实施例的电容网络失配校正方法的流程图，如图1所示，该方法包括：步骤101，根据预定规则获取待校正模数转换器ADC的预定数字码的理想阈值电压。步骤102，对所述预定数字码对应的多个电容进行排列，以使该预定数字码的阈值电压与所述理想阈值电压的误差最小。步骤103，对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序，执行所述步骤101和所述步骤102，以此来校正所述待校正ADC的电容网络的失配。通过对待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序，对于某个预定数字码，执行获取预定数字码的理想阈值电压，以及对该预定数字码对应的电容进行重新排列，以使该预定数字码的阈值电压与理想阈值电压的误差最小的步骤，以此来依次校正每个数字码的电容网络失配，这样就可以校正ADC的电容网络失配，从而可以提高ADC的精度。相比于现有技术，本专利技术实施例的校正方案成本较低，且无需增加ADC制造过程的复杂度。在具体实施过程中，可以基于预定测量规则，通过预设的数模转换器(DAC)对预定数字码进行阈值电压的测量。这里的预定测量规则可以是任何用于测量预定数字码阈值电压的规则，本专利技术不限于此。在一个实施例中，预定测量规则可以是基于IEEEStd1241-2000标准中的反馈环路法(IEEE标准的6.2小节)。这种测试方式的原理是将一个高精度的DAC的输出作为待校本文档来自技高网...

【技术保护点】
1.一种电容网络失配的校正方法，其特征在于，所述方法包括：/n步骤1，根据预定规则获取待校正模数转换器ADC的预定数字码的理想阈值电压；/n步骤2，对所述预定数字码对应的多个电容进行排列，以使该预定数字码的阈值电压与所述理想阈值电压的误差最小；/n步骤3，对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序，执行所述步骤1和所述步骤2，以此来校正所述待校正ADC的电容网络的失配。/n

【技术特征摘要】
1.一种电容网络失配的校正方法，其特征在于，所述方法包括：
步骤1，根据预定规则获取待校正模数转换器ADC的预定数字码的理想阈值电压；
步骤2，对所述预定数字码对应的多个电容进行排列，以使该预定数字码的阈值电压与所述理想阈值电压的误差最小；
步骤3，对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序，执行所述步骤1和所述步骤2，以此来校正所述待校正ADC的电容网络的失配。


2.根据权利要求1所述的方法，其特征在于，根据预定规则获取待校正ADC的预定数字码的理想阈值电压包括：
获取所述待校正ADC的理想参考电压；
根据所述理想参考电压、以及所述预定数字码基于所述预定规则确定该预定数字码所属的理想阈值电压。


3.根据权利要求1所述的方法，其特征在于，对所述预定数字码对应的多个电容进行排列包括：
基于预定分组规则将所述多个电容划分为预定数量的电容组；
对所述预定数量的电容组进行排列。


4.根据权利要求3所述的方法，其特征在于，当多个电容的数量为大于等于8个时，所述预定数量为8。


5.根据权利要求1所述的方法，其特征在于，通过如下方式测量预定数字码的阈值电压：
基于预定测量规则，通过预设的数模转换器DAC对所述预定数字码进行阈值电压的测量。


6.一种电容网络失配的校正装置，其特征在于，所述装置包括：
理想阈值电压获取单元，用于根据预定规则获取待校正模数转换器ADC的预定数字码的理想阈值电压；
排列单元，用于对所述预定数字码对应的多个电容进行排列，以使该预定...

【专利技术属性】
技术研发人员：胡远奇，吕严谨，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：北京;11