包括接合引线分支结构的半导体封装制造技术

包括接合引线分支结构的半导体封装。一种半导体封装包括：封装基板；管芯叠层，其具有第一子叠层部分和第二子叠层部分；接口芯片；以及接合引线结构。该接合引线结构包括：第一信号引线，其将被包括在第一子叠层部分中的第一信号管芯焊盘彼此连接；第一信号延伸引线，其将第一信号引线连接到接口芯片；第二信号引线，其将被包括在第一子叠层部分中的第二信号管芯焊盘彼此连接；第二信号延伸引线，其将第二信号引线连接到接口芯片；插入引线，其将被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘彼此连接，并且将插入管芯焊盘电连接到接口芯片；以及屏蔽引线，其从插入引线分支。

【技术实现步骤摘要】
包括接合引线分支结构的半导体封装
本公开的实施方式涉及半导体封装技术，更具体地，涉及包括接合引线分支结构(bondingwirebranchstructure)的半导体封装。
技术介绍
随着高性能电子系统的发展，对具有大容量和高密度的半导体封装的需求日益增加。已经集中大量努力以将多个半导体管芯(semiconductordie)嵌入一个半导体封装中。也就是说，可以通过增加垂直层叠在每个半导体封装中的半导体管芯的数量来实现高度集成的半导体封装。接合引线(bondingwire)广泛用于将层叠的半导体管芯彼此电连接或者将层叠的半导体管芯电连接到封装基板。随着垂直层叠在每个半导体封装中的半导体管芯的数量增加，接合引线的长度也可能增加。增加接合引线的长度可能导致通过接合引线传输的数据信号的电特性的劣化。
技术实现思路
根据一个实施方式，一种半导体封装可以包括封装基板、管芯叠层和接口芯片。管芯叠层可以包括层叠在封装基板上的第一子叠层部分和设置在第一子叠层部分和封装基板之间的第二子叠层部分。第一子叠层部分和第二子叠层部分中的每一个可以包括多个半导体管芯，并且多个半导体管芯中的每一个可以包括第一信号管芯焊盘、插入管芯焊盘和第二信号管芯焊盘。接口芯片设置在封装基板上以与管芯叠层间隔开。被包括在第一子叠层部分中的第一信号管芯焊盘通过第一信号引线彼此连接。第一信号延伸引线从第一信号引线延伸以将第一信号引线连接到接口芯片。被包括在第一子叠层部分中的第二信号管芯焊盘通过第二信号引线彼此连接。第二信号延伸引线从第二信号引线延伸以将第二信号引线连接到接口芯片。插入引线将被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘彼此连接，并且延伸以将被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘电连接到接口芯片。屏蔽引线从插入引线分支并且位于第一信号延伸引线和第二信号延伸引线之间。根据另一实施方式，一种半导体封装可以包括封装基板、管芯叠层和接口芯片。管芯叠层被配置成包括层叠在封装基板上的第一子叠层部分和设置在第一子叠层部分和封装基板之间的第二子叠层部分。第一子叠层部分和第二子叠层部分中的每一个可以包括多个半导体管芯，并且多个半导体管芯中的每一个可以包括第一信号管芯焊盘、插入管芯焊盘和第二信号管芯焊盘。接口芯片设置在封装基板上以与管芯叠层间隔开，并且被配置成包括第一列芯片焊盘和第二列芯片焊盘。第一列芯片焊盘可以包括第一信号芯片焊盘、屏蔽芯片焊盘和第二信号芯片焊盘，并且第二列芯片焊盘可以包括第三信号芯片焊盘、插入芯片焊盘和第四信号芯片焊盘。被包括在第一子叠层部分中的第一信号管芯焊盘通过第一信号引线彼此连接。第一信号延伸引线从第一信号引线延伸以将第一信号引线连接到第一信号芯片焊盘。被包括在第一子叠层部分中的第二信号管芯焊盘通过第二信号引线彼此连接。第二信号延伸引线从第二信号引线延伸，以将第二信号引线连接到第二信号芯片焊盘。被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘通过插入引线彼此连接，并且插入引线将被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘电连接到插入芯片焊盘。被包括在第二子叠层部分中的第一信号管芯焊盘通过第三信号引线彼此连接，并且第三信号引线延伸以将被包括在第二子叠层部分中的第一信号管芯焊盘电连接到第三信号芯片焊盘。被包括在第二子叠层部分中的第二信号管芯焊盘通过第四信号引线彼此连接，并且第四信号引线延伸以将被包括在第二子叠层部分中的第二信号管芯焊盘电连接到第四信号芯片焊盘。屏蔽引线从插入引线分支并且位于第一信号延伸引线和第二信号延伸引线之间。根据又一实施方式，一种半导体封装可以包括封装基板、管芯叠层和接口芯片。管芯叠层被配置成包括层叠在封装基板上的半导体管芯。每一个半导体管芯可以包括管芯焊盘。接口芯片设置在封装基板上以与管芯叠层间隔开，并且被配置成包括第一芯片焊盘和第二芯片焊盘。半导体管芯的管芯焊盘通过第一接合引线彼此连接，并且第一接合引线延伸以将管芯焊盘电连接到接口芯片的第一芯片焊盘。第二接合引线从第一接合引线分支并且连接到接口芯片的第二芯片焊盘。第一接合引线可以包括第一子引线和第二子引线。第一子引线可以包括第一球部，其接合到位于第二接合引线从第一接合引线分支的位置处的管芯焊盘。第二子引线可以包括结合部，其垂直地接合到第一球部上。第二接合引线可以包括第二球部，其垂直地接合到结合部上。附图说明图1和图2分别是示出根据一个实施方式的半导体封装的平面图和截面图。图3是示出图1所示的半导体封装的接合引线结构的平面图。图4是沿图3所示的信号延伸引线的延伸方向截取的截面图。图5是沿图3所示的屏蔽引线的延伸方向截取的截面图。图6是示出图3的屏蔽引线的平面图。图7是示出在图3的分支位置“A”处的引线的接合结构的截面图。图8是示出根据另一实施方式的半导体封装的截面图。图9是示出根据又一实施方式的半导体封装的截面图。图10是示出采用包括根据实施方式的半导体封装中的至少一个的存储卡的电子系统的框图。图11是示出包括根据实施方式的半导体封装中的至少一个的另一电子系统的框图。具体实施方式本文使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词语，并且根据实施方式所属领域的普通技术人员，可以不同地解释术语的含义。如果进行了详细定义，则可以根据定义来解释术语。除非另有定义，否则本文使用的术语(包括技术和科学术语)具有与实施方案所属领域的普通技术人员通常理解的含义相同的含义。应当理解，尽管本文可能使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件与另一元件，而不用于仅定义元件本身或表示特定的顺序。还应当理解，当一个元件或层被称为在另一元件或层“上”、“上方”、“下”、“下方”、“外部”时，该元件或层可以与该另一元件或层直接接触，或者可以存在中间元件或层。用于描述元件或层之间的关系的其它词语应以类似的方式解释(例如，“之间”与“直接在……之间”或“相邻”与“直接相邻”)。可能按照图中所示而使用空间相对术语(例如，“下面”、“下方”、“下”、“上方”、“上”、“顶部”、“底部”等)来描述一个元件和/或特征与另一元件和/或特征的关系。应当理解，除图中描绘的定向之外，空间相对术语还旨在涵盖在使用和/或操作中的装置的不同定向。例如，当图中的装置翻转时，被描述为位于其它元件或特征下面和/或下方的元件将会定向为在其它元件或特征上方。装置可以以其它方式定向(旋转90度或处于其它定向)，并且本文使用的空间相对描述词应相应地进行解释。半导体封装可以包括诸如半导体芯片或半导体管芯的电子器件。半导体芯片或半导体管芯可以通过使用管芯切割工艺将诸如晶片的半导体基板分离成多片来获得。半导体芯片可以对应于存储器芯片、逻辑芯片或专用集成电路(ASIC)芯片。存储器芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电本文档来自技高网...

【技术保护点】
1.一种半导体封装，该半导体封装包括：/n封装基板；/n管芯叠层，所述管芯叠层被配置成包括层叠在所述封装基板上的第一子叠层部分和设置在所述第一子叠层部分和所述封装基板之间的第二子叠层部分，其中，所述第一子叠层部分和所述第二子叠层部分中的每一个包括多个半导体管芯，并且所述多个半导体管芯中的每一个包括第一信号管芯焊盘、插入管芯焊盘和第二信号管芯焊盘；/n接口芯片，所述接口芯片设置在所述封装基板上以与所述管芯叠层间隔开；/n第一信号引线，所述第一信号引线将被包括在所述第一子叠层部分中的所述第一信号管芯焊盘彼此连接；/n第一信号延伸引线，所述第一信号延伸引线从所述第一信号引线延伸，以将所述第一信号引线连接到所述接口芯片；/n第二信号引线，所述第二信号引线将被包括在所述第一子叠层部分中的所述第二信号管芯焊盘彼此连接；/n第二信号延伸引线，所述第二信号延伸引线从所述第二信号引线延伸，以将所述第二信号引线连接到所述接口芯片；/n插入引线，所述插入引线将被包括在所述第一子叠层部分和所述第二子叠层部分中的所述插入管芯焊盘彼此连接，并且将被包括在所述第一子叠层部分和所述第二子叠层部分中的所述插入管芯焊盘电连接到所述接口芯片；以及/n屏蔽引线，所述屏蔽引线从所述插入引线分支，以位于所述第一信号延伸引线和所述第二信号延伸引线之间。/n...

【技术特征摘要】
20200110 KR 10-2020-00039281.一种半导体封装，该半导体封装包括：
封装基板；
管芯叠层，所述管芯叠层被配置成包括层叠在所述封装基板上的第一子叠层部分和设置在所述第一子叠层部分和所述封装基板之间的第二子叠层部分，其中，所述第一子叠层部分和所述第二子叠层部分中的每一个包括多个半导体管芯，并且所述多个半导体管芯中的每一个包括第一信号管芯焊盘、插入管芯焊盘和第二信号管芯焊盘；
接口芯片，所述接口芯片设置在所述封装基板上以与所述管芯叠层间隔开；
第一信号引线，所述第一信号引线将被包括在所述第一子叠层部分中的所述第一信号管芯焊盘彼此连接；
第一信号延伸引线，所述第一信号延伸引线从所述第一信号引线延伸，以将所述第一信号引线连接到所述接口芯片；
第二信号引线，所述第二信号引线将被包括在所述第一子叠层部分中的所述第二信号管芯焊盘彼此连接；
第二信号延伸引线，所述第二信号延伸引线从所述第二信号引线延伸，以将所述第二信号引线连接到所述接口芯片；
插入引线，所述插入引线将被包括在所述第一子叠层部分和所述第二子叠层部分中的所述插入管芯焊盘彼此连接，并且将被包括在所述第一子叠层部分和所述第二子叠层部分中的所述插入管芯焊盘电连接到所述接口芯片；以及
屏蔽引线，所述屏蔽引线从所述插入引线分支，以位于所述第一信号延伸引线和所述第二信号延伸引线之间。


2.根据权利要求1所述的半导体封装，其中，所述屏蔽引线从所述插入引线分支，并且延伸为与所述第一信号延伸引线和所述第二信号延伸引线平行。


3.根据权利要求2所述的半导体封装，其中，所述屏蔽引线被配置成通过延伸为与所述第一信号延伸引线和所述第二信号延伸引线平行而屏蔽所述第一信号延伸引线和所述第二信号延伸引线之间的电磁干扰。


4.根据权利要求1所述的半导体封装，
其中，所述第一信号延伸引线和所述第二信号延伸引线被配置成传输数据信号，并且
其中，所述插入引线被配置成提供接地电压和电源电压中的一种。


5.根据权利要求1所述的半导体封装，其中，所述屏蔽引线被配置成在所述第一信号延伸引线和所述第二信号延伸引线之间的方向上延伸，并且沿与所述第一信号延伸引线和所述第二信号延伸引线中的至少一条相同的轮廓延伸。


6.根据权利要求1所述的半导体封装，该半导体封装还包括：
第三信号引线，所述第三信号引线将被包括在所述第二子叠层部分中的所述第一信号管芯焊盘彼此连接，并且延伸为将被包括在所述第二子叠层部分中的所述第一信号管芯焊盘电连接到所述接口芯片；以及
第四信号引线，所述第四信号引线将被包括在所述第二子叠层部分中的所述第二信号管芯焊盘彼此连接，并且延伸为将被包括在所述第二子叠层部分中的所述第二信号管芯焊盘电连接到所述接口芯片。


7.根据权利要求6所述的半导体封装，
其中，所述封装基板包括设置在所述管芯叠层和所述接口芯片之间的信号接合指；并且
其中，所述第三信号引线和所述第四信号引线接合到所述信号接合指中的相应的信号接合指，并且被配置成进一步延伸以将所述相应的信号接合指连接到所述接口芯片。


8.根据权利要求7所述的半导体封装，
其中，所述封装基板还包括插入接合指，所述插入接合指在所述管芯叠层和所述接口芯片之间被设置为与所述信号接合指间隔开；并且
其中，所述插入引线接合到所述插入接合指，并且被配置成进一步延伸以将所述插入接合指连接到所述接口芯片。


9.根据权利要求1所述的半导体封装，其中，所述屏蔽引线从被包括在所述第一子叠层部分中的所述半导体管芯当中的最低半导体管芯上的所述插入引线分支。


10.根据权利要求1所述的半导体封装，其中，所述插入引线包括：
第一子引线，所述第一子引线的第一球部接合到位于所述屏蔽引线从所述插入引线分支的位置处的所述插入管芯焊盘；以及
第二子引线，所述第二子引线的结合部垂直地接合到所述第一球部上，
其中，所述屏蔽引线包括垂直地接合到所述结合部上的第二球部。


11.根据权利要求1所述的半导体封装，其中，所述第一信号延伸引线、所述第二信号延伸引线和所述屏蔽引线延伸为与所述封装基板间隔开并且连接到所述接口芯片。


12.根据权利要求1所述的半导体封装，其中，将所述插入管芯焊盘设置为用于向所述半导体管芯施加电源电压的电源端子。


13.根据权利要求1所述的半导体封装，其中，将所述插入管芯焊盘设置为用于向所述半导体管芯提供接地电压的接地端子。


14.根据权利要求1所述的半导体封装，其中，在每一个所述半导体管芯中，所述插入管芯焊盘设置在所述第一信号管芯焊盘和所述第二信号管芯焊盘之间。


15.根据权利要求1所述的半导体封装，其中，所述接口芯片包括芯片焊盘，所述第一信号延伸引线、所述第二信号延伸引线、所述插入引线和所述屏蔽引线接合到所述芯片焊盘。


1...

【专利技术属性】
技术研发人员：朴徹，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR