一种对一个第一信号（３２）与第二信号进行卷积运算的方法。该方法包括产生一个响应于第二信号的乘积信号、将第一信号与乘积信号的多个时间偏移形式相乘（３４）、对第一信号与乘积信号的多个时间偏移形式相乘的结果进行积分运算（３８）、执行积分运算的时间间隔大于至少两个时间偏移形式间的时间差、根据积分的结果而提供出一个输出信号。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及电子处理装置，特别涉及卷积器。
技术介绍
卷积器通常在多种信号处理装置如通信装置中使用。卷积器对一对信号执行卷积运算。滤波器是卷积器的一个子装置，该卷积器在一个输入信号和滤波器的脉冲响应之间执行卷积运算。相关器是卷积器的另一个子装置，其中该卷积器在一个第一输入信号和一个第二输入信号的反相(time inverse)之间执行卷积运算。为了简化下面的描述，假定被卷积信号中的一个具有一个有限的持续时间。连续时间(continuous time)模拟滤波器已经使用了很长时间，其中上述模拟滤波器的输入和输出都是连续的模拟信号。连续时间模拟滤波器实际上是一个模拟卷积器，该模拟卷积器在一个连续时间模拟输入和滤波器的一个脉冲响应之间执行卷积运算。在某些约束条件下合成滤波器的脉冲响应是公知的。然而，由于构成模拟卷积器的电子部分(如电阻器和电容器)的不准确性，从而引起模拟滤波器的不准确。另外，制造可编程连续模拟滤波器也是很困难的。图1为现有技术中的离散时间(discrete time)卷积器28。一个开关26以速率1/T对一个第一输入信号x(t)进行采样从而形成采样信号x(n)。采样信号x(n)被依次传送通过一系列的延迟装置20。乘法器22将来自每一个延迟装置20的被延迟采样信号x(n)与一个第二输入信号h(t)的采样信号h(n)相乘，然后通过一个加法器24将上述乘积相加从而得到输出信号y(t)的被卷积采样信号y(n)。在一些卷积器中，常采用电荷耦合装置(CCDs)来实现延迟装置20，采样信号x(n)和h(n)具有模拟(连续)的值，乘法器22是模拟乘法器。CCD延迟装置和模拟乘法器通常体积小、结构简单、运算快并且耗电低。然而，通过CCD延迟装置的采样信号都会遭受降级，这样就限制了串联使用的延迟装置的数量和/或降低了卷积器的精确性。为了解决降级这一问题，有人建议采用如下方式将采样信号x(n)保持在循环缓冲器中，并使h(j)采样信号滑过(slide past)循环缓冲器从而实现乘法操作。目前还有一种时间离散可编程模拟值滤波器，该模拟值滤波器可利用电容器对滤波器执行加法和乘法操作。在其他的卷积器中，还可利用具有离散值的数字计录器来实现延迟装置20。这些卷积器中的采样信号不会降级，但是其延迟装置的耗电量相对较高。所有上述的时间离散卷积器接收采样的输入x(n)和h(j)。为了不丢失信息，必须以一定的速率对连续信号x(t)和h(t)进行采样，上述速率至少是相应信号带宽的两倍。在很多情况下需要非常高的采样速率，这是因为h(t)在时间上通常是有限的(finite)且带宽无限(infinite)。在许多情况下非常高的采样速率需要使用多个延迟装置20。另外为了对采样引起的混叠频率进行衰减还需要采用一种防混叠滤波器。 附图说明下面结合附图并参考对实施例的说明，本专利技术将更为容易理解。图1是现有技术中的一种卷积器的示意图；图2为根据本专利技术的一个实施例的卷积器的示意性框图；图3为图2中根据本专利技术的一个实施例的卷积器内的信号的时间波形图；图4为根据本专利技术的一个实施例的一个复合卷积器的示意性框图；图5为根据本专利技术的一个实施例的一个复合乘法器的示意性框图。实施例的详细说明本专利技术的一些实施例的一个方面涉及一种卷积器，该卷积器对连续的输入信号进行运算操作。一个第一信号与第二信号一个时间反相(inversion)的多个相应的时间偏移形式(time shifted version)相乘。在第二信号(或者当第二信号是无限时它的主要部分)的持续期间对乘积的结果进行积分。上述积分的结果作为卷积的采样信号输出。在本专利技术的一个实施例中，卷积器包括多个时间连续的乘法器和相应的积分器。在本专利技术的一些实施例中，卷积器中乘法器的数目要大于第二信号的持续时间和卷积的采样信号之间所需的采样时间的比值。作为选择，乘法器的数目是大于上述比值的最小整数。需注意的是在许多情况下卷积信号的带宽小于输入信号的带宽，因此卷积信号的所需采样速率通常小于输入信号所需的采样速率。图2为根据本专利技术的一个实施例的卷积器30的示意性框图。同时还参考图3，其中图3为根据本专利技术的一个实施例的卷积器30之内的信号的波形图，上述卷积器30具有四个乘法器。卷积器30对一对连续的输入信号x(t)和h(t)60执行卷积运算。信号x(t)在时间上可以是有限的或者无限的，而信号h(t)在时间上是有限的并具有一个长度Th。需注意的是，信号h(t)可以是一个近似的无限信号，其中该无限信号的大多数能量位于长度Th之内。多个乘法器34反复地将线路32上的信号x(t)与线路36上的乘积信号(multiplication signal)f(t)的多个时间偏移(shifted)形式{fk(t)}＝{f1(t)，f2(t)，...fM(t)}(M是卷积器30中的乘法器34的数目)相乘。乘积信号f(t)在选择上可以是信号h(t)的时间反相形式(time inversed version)。在本专利技术的一些实施例中，时间偏移信号fk(t)是相互之间均匀地偏移一个时间间隔Ts(通常以秒计)，即f4(t)＝f3(t-Ts)＝f2(t-2Ts)＝f1(t-3Ts)。在本专利技术的一些实施例中，Ts可选择为连续输出采样信号y(k)之间所需的时间间隔。例如Ts可根据输出信号y(t)的带宽进行选择，这样即可由采样信号y(k)来构造出y(t)。在本专利技术的一些实施例中，Ts比Th短，这样时间偏移信号fk(t)在时间上是重叠的。在本专利技术的一个实施例中，信号fk(t)由一个处理器40数字化地产生。在本专利技术的一些实施例中，处理器40每M*Ts秒周期性地产生信号fk(t)，这样形成具有无限特性(infinite nature)的周期信号{Fk(t)}＝{F1(t)，F2(t)，...FM(t)}(图3中的62)。这样，产生的信号Fk(t)包括由如下公式描述的信号fk(t)的无限拼接(infinite concatenation)Fk(t)=Σl=0∞h(TS(k+lM)+Th-t).]]>需注意的是，当Th不能被Ts整除时，在相应的周期信号Fk(t)之内产生fk(t)的之间会出现一个间隙64。在本专利技术的一个实施例中，每一个信号Fk(t)由处理器40独立地产生。作为选择，处理器40可产生单一的一个信号，再将该信号通过多个具有适当的延迟时间的模拟或数字延迟装置，从而重所产生的信号接收信号Fk(t)。产生的信号可选择地通过数-模转换器(DAC)42和低通滤波器(LPF)44，这样就能清除掉由于从时间离散采样信号中产生信号而导致的混叠效应。另外，卷积器30包括一个能对其接收的信号x(t)进行滤波的低通滤波器44′。多个积分器38，每一个积分器都对应于一个乘法器34，对相乘后的信号在偏移的乘积信号fk(t)的相应长度之上进行积分运算。采样器54在乘积信号fk(t)的相应末端将积分结果传送到一个数字化转换器46，该数字化转换器46将积分结果进行数字化从而得到数值y(k)。来自数字化转换器46的数值y(k)由如下公是进行定义y(k)=∫tktk+Thh(tk+Th-τ)x(本文档来自技高网...
【技术保护点】
一种对一个第一信号和一个第二信号进行卷积运算的方法，包括：产生一个响应于第二信号的乘积信号，将第一信号和乘积信号的多个时间偏移形式相乘；对第一信号和乘积信号时间偏移形式的乘积进行积分，执行上述积分运算的时间间隔大于至少两个时间偏移形式之间的时间差，基于乘积的积分结果提供一个输出信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：D赖尼什，
申请(专利权)人：DSPC技术有限公司，
类型：发明
国别省市：IL[以色列]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。