晶圆级裸片堆叠结构和方法、裸片堆叠封装结构和方法技术

本发明专利技术提供了一种晶圆级裸片堆叠结构和方法、裸片堆叠封装结构和方法。堆叠结构包括依次电耦合堆叠的多个晶圆组和顶部互连层，晶圆组各自独立地包括第一晶圆和第二晶圆，各第一晶圆裸片的表面具有第一连接结构以及延伸至第一晶圆裸片内且表面裸露的第一导电结构，各第二晶圆裸片的表面具有第二连接结构以及贯穿至第二晶圆裸片的第二导电结构，各晶圆组的第三连接结构为相互独立的CMOS电路，第一晶圆裸片的第一连接结构和第二晶圆裸片的第二连接结构一一对应地通过第三连接结构电耦合，第一导电结构和第二导电结构通过第三连接结构电耦合，第一导电结构之间电耦合或第二导电结构之间电耦合。解决了现有技术中裸片堆叠成本高、体积大的问题。体积大的问题。体积大的问题。

【技术实现步骤摘要】
晶圆级裸片堆叠结构和方法、裸片堆叠封装结构和方法


[0001]本专利技术涉及裸片堆叠
，具体而言，涉及一种晶圆级裸片堆叠封装结构和封装方法。

技术介绍

[0002]目前微电子组合件的封装通常是将裸片采用塑料保护覆盖物进行封装，裸片包含功能特征，比如存储器单元、处理器电路和互连电路，并且还包含电耦合到功能特征的结合垫，然后结合垫连接到在塑料保护覆盖物外部延伸的引脚或其它类型的端子，以将裸片连接到总线、电路或其它微电子组合件。
[0003]常规的封装结构中，裸片安装至印刷电路板上，用线结合将裸片结合垫电耦合至印刷电路板对应的结合垫，在包封后，用焊球或其它合适的连接在将印刷电路板电连接至外部装置。
[0004]在目前的电子件装配中，通常将多个裸片层层叠加，然后采用引线实现各裸片与印刷线路板的电耦合，这就导致当前构架下，随着叠加层数越多，封装体积会越来越大，封装成本以及封装后电子件的体积会增加。

技术实现思路

[0005]本专利技术的主要目的在于提供一种晶圆级裸片堆叠结构和堆叠方法、裸片堆叠封装结构和封装方法，以解决现有技术中裸片堆叠成本高、体积大的问题。
[0006]为了实现上述目的，根据本专利技术的一个方面，提供了一种晶圆级裸片堆叠结构，堆叠结构包括依次电耦合堆叠的多个晶圆组和顶部互连层，晶圆组各自独立地包括第一晶圆和第二晶圆，第一晶圆包括第一晶圆裸片阵列，第二晶圆包括第二晶圆裸片阵列，各第一晶圆裸片的表面具有第一连接结构以及延伸至第一晶圆裸片内且表面裸露的第一导电结构，各第二晶圆裸片的表面具有第二连接结构以及贯穿至第二晶圆裸片的第二导电结构，各晶圆组的第三连接结构为相互独立的CMOS电路，各晶圆组内的第一晶圆裸片的第一连接结构和第二晶圆裸片的第二连接结构一一对应地通过第三连接结构电耦合，第一导电结构和第二导电结构通过第三连接结构电耦合，相邻晶圆组的第一导电结构之间电耦合或第二导电结构之间电耦合，远离顶部互连层的晶圆组为基底晶圆组，基底晶圆组中远离顶部互连层的晶圆与顶部互连层之间的晶圆为减薄晶圆。
[0007]进一步地，上述第一晶圆为存储晶圆或逻辑晶圆，第二晶圆为逻辑晶圆或存储晶圆，存储晶圆包括存储裸片阵列，逻辑晶圆包括逻辑晶片阵列。
[0008]进一步地，上述相邻晶圆组的存储晶圆相邻或逻辑晶圆相邻。
[0009]进一步地，上述相邻晶圆组的第一导电结构之间键合或第二导电结构之间键合。
[0010]根据本专利技术的另一方面，提供了一种裸片堆叠封装结构，该裸片堆叠封装结构包括：堆叠的裸片和顶部互连层，堆叠的裸片和顶部互连层通过上述任一种的晶圆级裸片堆叠结构分割而成；印刷线路板，与顶部互连层电耦合。
[0011]根据本专利技术的另一方面，提供了一种晶圆级裸片堆叠方法，晶圆级裸片堆叠方法包括：提供第一晶圆和第二晶圆，第一晶圆包括第一晶圆裸片阵列，第二晶圆包括第二晶圆裸片阵列，各第一晶圆裸片的表面具有第一连接结构以及延伸至第一晶圆裸片内且表面裸露的第一导电结构，各第二晶圆裸片的表面具有第二连接结构以及延伸至第二晶圆裸片内且表面裸露的第二导电结构；利用第三连接结构将第一晶圆和第二晶圆电耦合堆叠，形成晶圆预备组，各晶圆预备组的第三连接结构为相互独立的CMOS电路，各晶圆预备组内的第一晶圆裸片的第一连接结构和第二晶圆裸片的第二连接结构一一对应地通过第三连接结构电耦合，第一导电结构和第二导电结构通过第三连接结构电耦合；对晶圆预备组中的第二晶圆进行减薄，以使第二导电结构的另一端裸露，形成晶圆组；将两个晶圆组中第二晶圆的第二导电结构电耦合堆叠，形成第一堆叠结构；对第一堆叠结构的其中一个第一晶圆进行减薄处理，形成第二堆叠结构；将一个第二堆叠结构中裸露的第一晶圆与另一个第二堆叠结构中裸露的第一晶圆通过第一导电结构进行电耦合，形成第三堆叠结构；对第三堆叠结构中的最外侧的一个第二晶圆进行减薄，形成第四堆叠结构；可选地，重复形成第三堆叠结构和形成第四堆叠结构的操作在第四堆叠结构上进行第二堆叠结构的电耦合堆叠和减薄，得到多个晶圆组电耦合堆叠的堆叠结构；在堆叠结构的远离未被减薄的晶圆表面设置顶部互连层。
[0012]进一步地，上述形成第一堆叠结构的过程中，将第二导电结构进行键合，形成第三堆叠结构的过程中，将第一导电结构进行键合。
[0013]进一步地，上述第一晶圆为存储晶圆或逻辑晶圆，第二晶圆为逻辑晶圆或存储晶圆，存储晶圆包括存储裸片阵列，逻辑晶圆包括逻辑晶片阵列。
[0014]进一步地，上述形成晶圆组的过程中，将存储晶圆与存储晶圆进行电耦合，或者将逻辑晶圆与逻辑晶圆进行电耦合。
[0015]根据本专利技术的另一方面，提供了一种裸片堆叠封装方法，该裸片堆叠封装方法包括：采用上述任一种的晶圆级裸片堆叠方法提供晶圆级裸片堆叠结构；对晶圆级裸片堆叠结构进行分割，得到裸片堆叠结构；将裸片堆叠结构的顶部互连层与印刷线路板进行电耦合。
[0016]应用本专利技术的技术方案，通过将晶圆进行堆叠，且堆叠的晶圆之间利用CMOS电路进行电耦合，将原来设置在同一个平面中的逻辑电路和存储电路以堆叠的方式进行设置，减少了二维空间体积；然后进一步通过晶圆级堆叠的方式对晶圆组进行堆叠电耦合，耦合后再利用顶部互连层一个电路接点与印刷线路板进行电耦合，从而节约了引线的使用，减少了焊线焊接的成本和体积。
附图说明
[0017]构成本申请的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0018]图1示出了根据本专利技术的一种实施例的晶圆级裸片堆叠结构中一个晶圆裸片对应的堆叠结构的部分剖面示意图；
[0019]图2示出了图1所述的晶圆裸片所在的第一晶圆或第二晶圆的俯视示意图；
[0020]图3示出了根据本专利技术的一种实施例的裸片堆叠封装结构的部分剖面示意图；
[0021]图4示出了根据本专利技术的一种实施例的第一晶圆裸片的剖面结构示意图；
[0022]图5示出了根据本专利技术的一种实施例的第二晶圆裸片的剖面结构示意图；
[0023]图6示出了根据本专利技术的一种实施例在存储晶圆的具有第一连接结构的表面上设置第一绝缘层后的剖面结构示意图；
[0024]图7示出了在图6所示的第一绝缘层设置第一连接部后的剖面结构示意图；
[0025]图8示出了在图7所示的第一绝缘层上设置第二绝缘层后的剖面结构示意图；
[0026]图9示出了在图8所示的第二绝缘层设置第一金属部后的剖面结构示意图；
[0027]图10示出了在图9所示的第二绝缘层上设置第三绝缘层并在第三绝缘层中设置第二连接部后的剖面结构示意图；
[0028]图11示出了在图10所述的第三绝缘层上耦合第二晶圆后形成的晶圆预备组的剖面结构示意图；
[0029]图12示出了对图11所示的晶圆预备组的第二晶圆进行减薄形成的晶圆组的剖面结构示意图；
[0030]图13示出了将图12所示的两个晶圆组中的第二晶圆的第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级裸片堆叠结构，其特征在于，所述堆叠结构包括依次电耦合堆叠的多个晶圆组和顶部互连层，所述晶圆组各自独立地包括第一晶圆和第二晶圆，所述第一晶圆包括第一晶圆裸片阵列，所述第二晶圆包括第二晶圆裸片阵列，各所述第一晶圆裸片的表面具有第一连接结构以及延伸至所述第一晶圆裸片内且表面裸露的第一导电结构，各所述第二晶圆裸片的表面具有第二连接结构以及贯穿至所述第二晶圆裸片的第二导电结构，各所述晶圆组的第三连接结构为相互独立的CMOS电路，各所述晶圆组内的第一晶圆裸片的所述第一连接结构和第二晶圆裸片的所述第二连接结构一一对应地通过第三连接结构电耦合，所述第一导电结构和所述第二导电结构通过所述第三连接结构电耦合，相邻所述晶圆组的第一导电结构之间电耦合或第二导电结构之间电耦合，远离所述顶部互连层的所述晶圆组为基底晶圆组，所述基底晶圆组中远离所述顶部互连层的晶圆与所述顶部互连层之间的晶圆为减薄晶圆。2.根据权利要求1所述的晶圆级裸片堆叠结构，其特征在于，所述第一晶圆为存储晶圆或逻辑晶圆，所述第二晶圆为逻辑晶圆或存储晶圆，所述存储晶圆包括存储裸片阵列，所述逻辑晶圆包括逻辑晶片阵列。3.根据权利要求2所述的晶圆级裸片堆叠结构，其特征在于，相邻所述晶圆组的所述存储晶圆相邻或所述逻辑晶圆相邻。4.根据权利要求1所述的晶圆级裸片堆叠结构，其特征在于，相邻所述晶圆组的第一导电结构之间键合或第二导电结构之间键合。5.一种裸片堆叠封装结构，其特征在于，所述裸片堆叠封装结构包括：堆叠的裸片和顶部互连层，所述堆叠的裸片和所述顶部互连层通过权利要求1至4中任一项所述的晶圆级裸片堆叠结构分割而成；印刷线路板，与所述顶部互连层电耦合。6.一种晶圆级裸片堆叠方法，其特征在于，所述晶圆级裸片堆叠方法包括：提供第一晶圆和第二晶圆，所述第一晶圆包括第一晶圆裸片阵列，所述第二晶圆包括第二晶圆裸片阵列，各所述第一晶圆裸片的表面具有第一连接结构以及延伸至所述第一晶圆裸片内且表面裸露的第一导电结构，各所述第二晶圆裸片的表面具有第二连接结构以及延伸至所述第二晶...

【专利技术属性】
技术研发人员：胡顺，胡思平，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：