一种三维存储器沟道孔薄膜厚度的测量方法技术

本申请实施例公开了一种三维存储器沟道孔薄膜厚度的测量方法，所述方法包括：提供测试样品，所述测试样品包括半导体衬底、位于所述半导体衬底上的半导体器件结构和覆盖所述半导体器件结构的覆盖层；所述半导体器件结构包括目标结构和包围结构，所述包围结构沿平行于所述半导体衬底的方向包围所述目标结构；在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口暴露所述半导体器件结构；通过所述切割开口，利用刻蚀液体去除所述半导体器件结构中的包围结构，以暴露所述目标结构；通过所述切割开口，沿平行于所述半导体衬底的方向对所述测试样品进行减薄，得到TEM样品；对所述TEM样品中的所述目标结构进行厚度测量。TEM样品中的所述目标结构进行厚度测量。TEM样品中的所述目标结构进行厚度测量。

【技术实现步骤摘要】
一种三维存储器沟道孔薄膜厚度的测量方法


[0001]本申请实施例涉及半导体制造领域，尤其涉及一种三维存储器沟道孔薄膜厚度的测量方法。

技术介绍

[0002]透射电子显微镜(Transmission Electron Microscope，TEM)由于其极高的分辨能力而被广泛地应用于半导体微观结构厚度的测量中。TEM特殊的照明和光学系统，可以把经电场加速的电子聚焦，再投射到极薄的样品上。这些带着样品结构和成分信息透射电子束最后通过成像系统，可以将样品的微观形貌清晰地显现出来。
[0003]目前，三维存储器中薄膜的厚度多采用聚焦离子束(Focused Ion Beam，FIB)切片后，拍摄TEM图像进行测量。然而，在使用TEM图像对目标观测物进行厚度测量时，会受到目标观测物周围的其他结构的影响，使得测量的准确度和效率进一步降低。

技术实现思路

[0004]有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种三维存储器沟道孔薄膜厚度的测量方法。
[0005]为达到上述目的，本申请实施例的技术方案是这样实现的：
[0006]第一方面，本申请实施例提供一种三维存储器沟道孔薄膜厚度的测量方法，所述方法包括：
[0007]提供测试样品，所述测试样品包括半导体衬底、位于所述半导体衬底上的半导体器件结构和覆盖所述半导体器件结构的覆盖层；所述半导体器件结构包括目标结构和包围结构，所述包围结构沿平行于所述半导体衬底的方向包围所述目标结构；
[0008]在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口暴露所述半导体器件结构；
[0009]通过所述切割开口，利用刻蚀液体去除所述半导体器件结构中的包围结构，以暴露出所述目标结构；
[0010]通过所述切割开口，沿平行于所述半导体衬底的方向对所述测试样品进行减薄，得到TEM样品；
[0011]对所述TEM样品中的所述目标结构进行厚度测量。
[0012]在一种可选的实施方式中，所述对所述TEM样品上的所述目标结构进行厚度测量，包括：
[0013]通过透射电子显微镜成像技术，获得所述目标结构的TEM图像；
[0014]对所述TEM图像上的所述目标结构进行厚度测量，以获得所述目标结构的厚度数据。
[0015]在一种可选的实施方式中，所述半导体器件结构包括位于所述半导体衬底上的堆叠结构以及贯穿所述堆叠结构的沟道孔；所述目标结构沿平行于所述半导体衬底的方向环
绕所述沟道孔。
[0016]在一种可选的实施方式中，所述堆叠结构由绝缘层和栅极层交替层叠而成；所述目标结构和所述包围结构构成所述栅极层。
[0017]在一种可选的实施方式中，在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口暴露所述半导体器件结构，包括：
[0018]在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口至少暴露所述半导体器件结构中的所述栅极层。
[0019]在一种可选的实施方式中，所述TEM样品至少包括一层栅极层。
[0020]在一种可选的实施方式中，所述目标结构为氧化铝层；所述包围结构包括氮化钛层和钨层。
[0021]在一种可选的实施方式中，所述刻蚀液体包括双氧水溶液、或双氧水和氨水的混合溶液。
[0022]在一种可选的实施方式中，形成切割开口采用自动研磨工艺或聚焦离子束技术执行。
[0023]在一种可选的实施方式中，对所述测试样品进行减薄采用聚焦离子束技术执行。
[0024]在一种可选的实施方式中，所述TEM样品的厚度范围为60
‑
70nm。
[0025]本申请实施例公开了一种三维存储器沟道孔薄膜厚度的测量方法，所述方法包括：提供测试样品，所述测试样品包括半导体衬底、位于所述半导体衬底上的半导体器件结构和覆盖所述半导体器件结构的覆盖层；所述半导体器件结构包括目标结构和包围结构，所述包围结构沿平行于所述半导体衬底的方向包围所述目标结构；在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口暴露所述半导体器件结构；通过所述切割开口，利用刻蚀液体去除所述半导体器件结构中的包围结构，以暴露所述目标结构；通过所述切割开口，沿平行于所述半导体衬底的方向对所述测试样品进行减薄，得到TEM样品；对所述TEM样品中的所述目标结构进行厚度测量。本申请实施例在对所述测试样品进行减薄之前，先通过刻蚀液体去除包围所述目标结构的包围结构。如此，无论是在进行样品减薄时还是进行厚度测量时，包围所述目标结构的包围结构不会对所述目标结构的厚度量测造成影响，从而能够更加快速、准确得获得厚度量测数据。
附图说明
[0026]图1为本申请实施例提供的一种三维存储器沟道孔薄膜厚度的测量方法的实现流程示意图；
[0027]图2为本申请实施例提供的局部半导体器件结构的示意图；
[0028]图3为本申请实施例提供的目标结构和包围结构的TEM图像；
[0029]图4为本申请实施例提供的带切割开口的测试样品的SEM图像；
[0030]图5为本申请实施例提供的TEM样品的SEM图像一；
[0031]图6为本申请实施例提供的TEM样品的SEM图像二；
[0032]图7为本申请实施例提供的TEM样品的TEM图像；
[0033]图8为本申请实施例提供的TEM样品的氧化铝薄膜的厚度测量示意图；
[0034]图9为本申请实施例提供的厚度测量数据。
具体实施方式
[0035]下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整地传达给本领域的技术人员。
[0036]在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
[0037]在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0038]应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器沟道孔薄膜厚度的测量方法，其特征在于，所述方法包括：提供测试样品，所述测试样品包括半导体衬底、位于所述半导体衬底上的半导体器件结构和覆盖所述半导体器件结构的覆盖层；所述半导体器件结构包括目标结构和包围结构，所述包围结构沿平行于所述半导体衬底的方向包围所述目标结构；在所述测试样品的覆盖层的侧面形成切割开口，所述切割开口暴露所述半导体器件结构；通过所述切割开口，利用刻蚀液体去除所述半导体器件结构中的包围结构，以暴露所述目标结构；通过所述切割开口，沿平行于所述半导体衬底的方向对所述测试样品进行减薄，得到TEM样品；对所述TEM样品中的所述目标结构进行厚度测量。2.根据权利要求1所述的三维存储器沟道孔薄膜厚度的测量方法，其特征在于，所述对所述TEM样品上的所述目标结构进行厚度测量，包括：通过透射电子显微镜成像技术，获得所述目标结构的TEM图像；对所述TEM图像上的所述目标结构进行厚度测量，以获得所述目标结构的厚度数据。3.根据权利要求1所述的三维存储器沟道孔薄膜厚度的测量方法，其特征在于，所述半导体器件结构包括位于所述半导体衬底上的堆叠结构以及贯穿所述堆叠结构的沟道孔；所述目标结构沿平行于所述半导体衬底的方向环绕所述沟道孔。4.根据权利要求3所述的三维存储器沟道孔薄膜厚度的测量方法，其特征在于，所述堆叠结构由绝缘...

【专利技术属性】
技术研发人员：周鹏程，艾自红，吴正利，魏强民，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：