【技术实现步骤摘要】
一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统
[0001]本专利技术属于电阻抗成像领域,涉及并行采样技术在电阻抗成像系统中的应用,具体是一种基于FFT(fast Fourier transform,快速傅立叶变换)和CORDIC算法(Coordinate Rotation Digital Computer,坐标旋转数字计算方法)的高速高精度阻抗数据采集系统。
技术介绍
[0002]电阻抗层析成像技术(EIT)是一种通过测量成像区域边界的电压值,进而对成像区域中电导率的分布进行重构的技术,在EIT系统中,通常未知量的数量远大于测量量的数量,这就导致EIT成像是病态的,为缓解EIT系统病态的方法,一般采用增加系统的信噪比。
[0003]但是,较低的信噪比会导致EIT成像图像中伪影的存在,进而干扰仪器的测量。随着电阻抗成像技术在生物医学和多相流测量领域的应用逐渐增加,现在生物医学领域又要求在更高的频带范围内观察生物组织的电特性,这就要求电阻抗成像系统在保证信噪比的前提下尽可能的增加系统的带宽,进而要求系统采样率的增加。
[0004]并行采样技术是一种可以有效提高系统采样率的技术,并行采样技术与电阻抗成像技术的结合,使得电阻抗成像系统可以满足生物医学及多相流领域对带宽和信噪比的要求。
技术实现思路
[0005]本专利技术针对上述问题,提出了一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统,该系统同时满足了高的采样速率和高的系统信噪比。
[0006]所述的高速 ...
【技术保护点】
【技术特征摘要】
1.一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统,其特征在于,包括:EIT传感器、模拟开关阵列、仪用放大器、带通滤波器、固定增益放大器、预采样ADC、FPGA、四个高精度ADC、DAC和恒流源;FPGA同时连接DAC、仪用放大器、模拟开关阵列、预采样ADC以及四个高精度ADC;DAC通过恒流源连接模拟开关阵列,同时模拟开关阵列连接EIT传感器和仪用放大器,仪用放大器通过带通滤波器和固定增益放大器后,同时连接预采样ADC以及四个高精度ADC。2.基于权利要求1所述的一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统,其特征在于,所述预采样ADC为8位,所述高精度ADC为24位。3.基于权利要求1所述的一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统,其特征在于,所述的FPGA内部包括时钟产生模块,数据拼合模块,FFT,CORDIC正交数据生成模块,增益误差+相位误差校准模块,FIR低通滤波器和幅度解调模块;同时FPGA外接ARM;数据拼合模块同时连接FFT和FIR低通滤波器,FFT连接增益误差+相位误差校准模块,同时增益误差+相位误差校准模块外接CORDIC正交数据生成模块,将校准后的信号传给幅度解调模块,同时反馈给FIR低通滤波器。4.基于权利要求3所述的一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统,其特征在于,所述的FFT、增益误差+相位误差校准模块和CORDIC正交数据生成模块采用宽带模式校正算法;FIR低通滤波器采用窄带模式校正算法。5.基于权利要求1所述的一种基于FFT和CORDIC算法的高速高精度阻抗数据采集系统,其特征在于,所述的高速高精度阻抗数据采集系统的具体工作过程如下:首先,FPGA控制DAC产生频率为f
in
的正弦激励信号V
in
,经过恒流源后产生相同频率的激励电流I
in
输入到模拟开关阵列中,FPGA控制模拟开关阵列以相邻激励相邻测量的方式,将激励电流I
in
注入EIT传感器;EIT传感器相邻电极之间的电压,经模拟开关阵列送入仪用放大器,带通滤波器和固定增益放大器后得到模拟信号,同时送入预采样ADC和四个高精度ADC;然后、FPGA控制预采样ADC对模拟信号进行预采样,得到模拟信号幅度范围;并反馈控制仪用放大器,对增益进行调整完成动态增益跟踪;增益调节完毕后,FPGA分别产生控制时钟的ADC1_clk、ADC2_clk、ADC3_clk和ADC4_clk信号用于驱动各自对应的高...
【专利技术属性】
技术研发人员:孙江涛,白旭,朱海,徐立军,田文斌,谢跃东,
申请(专利权)人:北京航空航天大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。