半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。一种方法，包括：形成有源沟道区域；形成虚设沟道区域；在有源沟道区域之上形成第一栅极电介质层；在虚设沟道区域之上形成第二栅极电介质层；从虚设沟道区域去除第二栅极电介质层；在虚设沟道区域之上并且与虚设沟道区域接触地形成栅极隔离区域；以及形成第一栅极堆叠和第二栅极堆叠。第一栅极堆叠在有源沟道区域上。栅极隔离区域将第一栅极堆叠与第二栅极堆叠分开。分开。分开。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本公开涉及半导体器件及其制造方法。

技术介绍

[0002]金属氧化物半导体(MOS)器件是集成电路中的基本构建元件。MOS器件可以具有由掺杂有p型或n型杂质的多晶硅形成的栅极电极，该p型杂质或n型杂质是使用诸如离子注入或热扩散之类的掺杂工艺来掺杂的。可以将栅极电极的功函数调整为硅的频带边沿。对于n型金属氧化物半导体(NMOS)器件，可以将功函数调整为接近硅的导带。对于P型金属氧化物半导体(PMOS)器件，可以将功函数调整为接近硅的价带。可以通过选择适当的杂质来调整多晶硅栅极电极的功函数。
[0003]具有多晶硅栅极电极的MOS器件表现出载流子耗尽效应，这也被称为多晶硅栅耗尽效应。当所施加的电场从靠近栅极电介质的栅极区域扫除载流子而形成耗尽层时，发生多晶硅栅耗尽效应。在n掺杂的多晶硅层中，耗尽层包括电离的非移动供体位点，其中，在p掺杂的多晶硅层中，耗尽层包括电离的非移动受体位点。耗尽效应产生有效栅极电介质厚度的增加，使得更难在半导体的表面处形成反型层(inversion layer)。
[0004]可以通过形成金属栅极电极来解决多晶硅栅耗尽问题，其中在NMOS器件和PMOS器件中使用的金属栅极也可以具有频带边沿功函数。因此，所得金属栅极包括多个层，以满足NMOS器件和PMOS器件的要求。
[0005]金属栅极的形成通常包括：形成虚设栅极电介质和虚设栅极电极，去除虚设栅极电介质和虚设栅极电极以形成沟槽，在沟槽中沉积高k电介质层和金属层，以及执行化学机械抛光(CMP)工艺以去除高k电介质层和金属层的多余部分。金属层的剩余部分形成金属栅极。

技术实现思路

[0006]根据本公开的一个实施例，提供了一种制造半导体器件的方法，包括：形成有源沟道区域；形成虚设沟道区域；在所述有源沟道区域之上形成第一栅极电介质层；在所述虚设沟道区域之上形成第二栅极电介质层；从所述虚设沟道区域去除所述第二栅极电介质层；在所述虚设沟道区域之上并且与所述虚设沟道区域接触地形成栅极隔离区域；以及形成第一栅极堆叠和第二栅极堆叠，其中，所述第一栅极堆叠在所述有源沟道区域上，并且其中，所述栅极隔离区域将所述第一栅极堆叠与所述第二栅极堆叠分开。
[0007]根据本公开的另一实施例，提供了一种半导体器件，包括：虚设鳍，包括第一部分和第二部分，其中所述虚设鳍包括电介质材料；栅极隔离区域，在所述虚设鳍之上并且与所述虚设鳍接触；第一栅极堆叠和第二栅极堆叠，在所述虚设鳍的第一部分的相反侧并且与所述虚设鳍的第一部分接触；接触蚀刻停止层，在所述虚设鳍的第二部分的相反侧壁和顶表面上；以及层间电介质，在所述接触蚀刻停止层之上。
[0008]根据本公开的又一实施例，提供了一种半导体器件，包括：半导体衬底；隔离区域，
延伸到所述半导体衬底中；第一突出的半导体鳍和第二突出的半导体鳍，彼此平行并且突出高于所述隔离区域；虚设鳍，在所述第一突出的半导体鳍和所述第二突出的半导体鳍之间；第一栅极堆叠和第二栅极堆叠，分别在所述第一突出的半导体鳍和所述第二突出的半导体鳍的顶表面和侧壁上延伸；以及栅极隔离区域，在所述第一栅极堆叠和所述第二栅极堆叠之间，其中，所述栅极隔离区域在所述虚设鳍之上并且与所述虚设鳍接触。
附图说明
[0009]在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0010]图1
‑
图4、图5A、图5B、图6、图7A
‑
1、图7A
‑
2、图7B、图8A、图8B、图9A
‑
1、图9A
‑
2和图9B示出了根据一些实施例的形成鳍式场效应晶体管(FinFET)的中间阶段的透视图和横截面视图。
[0011]图10
‑
图13、图14
‑
图17、图18
‑
图21和图22
‑
图25示出了根据一些实施例的形成电介质虚设鳍的各种实施例的中间阶段。
[0012]图26
‑
图30、图31
‑
图35和图36
‑
图40示出了根据一些实施例的选择性形成和去除虚设栅极电介质以及形成栅极隔离区域的各种实施例的中间阶段。
[0013]图41
‑
图44、图45
‑
图48和图49
‑
图50示出了根据一些实施例的选择性形成和去除虚设栅极电介质的各种实施例的中间阶段。
[0014]图51
‑
图53、图54
‑
图56和图57
‑
图59示出了根据一些实施例的选择性形成和去除虚设栅极电介质的各种实施例的中间阶段。
[0015]图60和图61示出了根据一些实施例的结构的一些部分的横截面视图。
[0016]图62示出了根据一些实施例的虚设鳍和栅极隔离区域的横截面视图。
[0017]图63示出了根据一些实施例的用于在形成栅极隔离区域之前利用选择性去除虚设栅极电介质来形成晶体管的工艺流程。
具体实施方式
[0018]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的特定示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各种示例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且本身并不表示所讨论的各种实施例和/或配置之间的关系。
[0019]此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。
[0020]根据一些实施例，提供了从电介质虚设鳍预去除虚设栅极电介质，然后形成栅极隔离区域，以及形成相应鳍式场效应晶体管(FinFET)。本文讨论的实施例将提供示例，以使得能够进行或使用本公开的主题，并且本领域技术人员将容易理解能够进行的并且同时保持在不同实施例的预期范围内的修改。贯穿各种视图和说明性实施例，相同的参考编号用于指示相同的元件。虽然方法实施例可以被讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
[0021]图1
‑
图4、图5A、图5B、图6、图7A...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：形成有源沟道区域；形成虚设沟道区域；在所述有源沟道区域之上形成第一栅极电介质层；在所述虚设沟道区域之上形成第二栅极电介质层；从所述虚设沟道区域去除所述第二栅极电介质层；在所述虚设沟道区域之上并且与所述虚设沟道区域接触地形成栅极隔离区域；以及形成第一栅极堆叠和第二栅极堆叠，其中，所述第一栅极堆叠在所述有源沟道区域上，并且其中，所述栅极隔离区域将所述第一栅极堆叠与所述第二栅极堆叠分开。2.根据权利要求1所述的方法，还包括：在去除所述第二栅极电介质层之后，在所述虚设沟道区域之上形成虚设栅极电极；以及对所述虚设栅极电极进行图案化以形成开口，其中，所述栅极隔离区域形成在所述开口中。3.根据权利要求2所述的方法，还包括：在形成所述栅极隔离区域之后，去除所述虚设栅极电极。4.根据权利要求1所述的方法，其中，所述第一栅极堆叠和所述第二栅极堆叠与所述虚设沟道区域和所述栅极隔离区域两者接触，并且通过所述虚设沟道区域和所述栅极隔离区域两者而彼此分开。5.根据权利要求1所述的方法，其中，所述第一栅极堆叠和所述第二栅极堆叠分别包括第一栅极电介质和第二栅极电介质，其中，所述第一栅极电介质和所述第二栅极电介质中的每一者均具有与所述虚设沟道区域和所述栅极隔离区域两者实体接触的侧壁部分。6.根据权利要求1所述的方法，其中，所述第一栅极电介质层和所述第二栅极...

【专利技术属性】
技术研发人员：林士尧，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：