半导体封装及其制造方法技术

本公开提供一种半导体封装及其制造方法。半导体封装包括至少一个半导体管芯、中介层、模制化合物及连接件。中介层具有第一表面、与第一表面相对的第二表面及连接第一表面与第二表面的侧壁。所述至少一个半导体管芯设置在中介层的第一表面上且与中介层电连接。模制化合物设置在中介层之上且在侧向上包封所述至少一个半导体管芯。模制化合物在侧向上包绕在中介层周围且模制化合物至少与中介层的侧壁的一部分进行实体接触。连接件设置在中介层的第二表面上，且通过中介层而与所述至少一个半导体管芯电连接。

【技术实现步骤摘要】
半导体封装及其制造方法
本专利技术实施例涉及一种半导体封装及其制造方法。
技术介绍
对于多管芯封装，相对于经封装的半导体管芯而言封装材料的选择及布置已变成封装技术的重要问题且影响封装产品的可靠性。
技术实现思路
本专利技术实施例提供一种半导体封装，包括：中介层、至少一个半导体管芯、模制化合物以及连接件。中介层具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁。至少一个半导体管芯设置在所述中介层的所述第一表面上且与所述中介层电连接。模制化合物设置在所述中介层之上且在侧向上包封所述至少一个半导体管芯，其中所述模制化合物在侧向上包绕在所述中介层周围且所述模制化合物至少与所述中介层的所述侧壁的一部分进行实体接触。连接件设置在所述中介层的所述第二表面上，且通过所述中介层而与所述至少一个半导体管芯电连接。本专利技术实施例提供一种半导体封装，包括：中介层、半导体管芯、模制化合物、电路衬底以及连接件。中介层具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁。半导体管芯设置在所述中介层的所述第一表面上且与所述中介层电连接。模制化合物设置在所述中介层之上且在侧向上包封所述半导体管芯，其中所述模制化合物在侧向上包绕在所述中介层周围且所述模制化合物的一部分与所述中介层的所述侧壁进行实体接触。电路衬底设置在所述中介层下方且与所述至少一个管芯电连接。连接件设置在所述中介层的所述第二表面与所述电路衬底之间。本专利技术实施例提供一种半导体封装的制造方法，包括：提供中介层；提供半导体管芯且将所述半导体管芯结合到所述中介层的安装表面；在所述中介层中形成预切割道；在所述中介层之上形成模制化合物以包封所述半导体管芯，从而形成模制结构；以及通过经由所述预切割道切穿所述模制化合物来对所述模制结构执行单体化工艺，以形成各别的半导体封装。附图说明本文包括附图以提供对本公开的进一步理解，且所述附图被并入本说明书中并构成本说明书的一部分。图式例示出本公开的示例性实施例，且与本说明一起用于阐释本公开的原理。图1到图8是例示根据本公开一些实施例的在半导体封装的制造方法中各个阶段形成的结构的示意性剖视图。图9是根据本公开一些实施例的半导体封装的示意性仰视图。图10是例示根据本公开一些实施例的连接到电路衬底的半导体封装的示意性剖视图。图11到图15是例示根据本公开一些实施例的一些半导体封装的部分的示意性剖视图。图16是根据本公开一些实施例的半导体封装的示意性仰视图。图17到图22是例示根据本公开一些实施例的在半导体封装的制造方法中各个阶段形成的结构的示意性剖视图。图23到图24是例示在根据本公开一些实施例的半导体封装的另一种制造方法之后形成的结构的示意性剖视图。具体实施方式以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所例示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。本公开也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensionalintegratedcircuit，3DIC)器件进行验证测试。所述测试结构可包括例如在重布线层中或在衬底上形成的测试焊盘，以使得能够对3D封装或3DIC器件进行测试、对探针和/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包括对已知良好管芯(knowngooddie)进行中间验证的测试方法一起使用，以提高良率并降低成本。图1到图8是例示根据本公开一些实施例的在半导体封装的制造方法中各个阶段形成的结构的示意性剖视图。参照图1，在一些实施例中，提供中介层140且提供半导体管芯110、120、130并将半导体管芯110、120、130安装到中介层140。举例来说，半导体管芯110、120、130可独立地为或包括逻辑管芯，例如中央处理单元(centralprocessingunit，CPU)管芯、图形处理单元(graphicprocessingunit，GPU)管芯、微控制单元(microcontrolunit，MCU)管芯、输入-输出(input-output，I/O)管芯、基带(baseband，BB)管芯或应用处理器(applicationprocessor，AP)管芯。在一些实施例中，半导体管芯110、120、130可独立地为或包括存储器管芯，例如高带宽存储器(highbandwidthmemory，HBM)管芯。在一些实施例中，半导体管芯110、120、130可为相同类型的管芯或者执行相同的功能。在一些实施例中，半导体管芯110、120、130可为不同类型的管芯或者执行不同的功能。在某些实施例中，半导体管芯110可包括逻辑管芯，且半导体管芯120及130包括存储器管芯。参照图1，在一些实施例中，半导体管芯110包括半导体衬底112、多个接触端子114及钝化层116。接触端子114可形成在由钝化层116覆盖的半导体衬底112上且被钝化层116暴露出。在一些实施例中，半导体管芯110的接触端子114通过管芯连接件118连接到中介层。在一些实施例中，暴露出接触端子114的半导体管芯110的表面被称为有效面110a。在一些实施例中，半导体衬底112可由半导体材料(例如周期表中的第III-V族的半导体材料)制成。在一些实施例中，半导体衬底112包含元素半导体材料(例如硅或锗)、化合物半导体材料(例如碳化硅、砷化镓、砷化铟或磷化铟)、或者合金半导体材料(例如硅锗、碳化硅锗、磷化镓砷或磷化镓铟)。在一些实施例中，半导体衬底112可包含绝缘体上硅(silicononinsulator，SOI)或绝缘体上硅锗(silicon-germaniumoninsulator，SGOI)。在一些实施例中，半导体衬底112包括其中形成有有源组件(例如，晶体管等)及本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n中介层，具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁；/n至少一个半导体管芯，设置在所述中介层的所述第一表面上且与所述中介层电连接；/n模制化合物，设置在所述中介层之上且在侧向上包封所述至少一个半导体管芯，其中所述模制化合物在侧向上包绕在所述中介层周围且所述模制化合物至少与所述中介层的所述侧壁的一部分进行实体接触；以及/n连接件，设置在所述中介层的所述第二表面上，且通过所述中介层而与所述至少一个半导体管芯电连接。/n

【技术特征摘要】
20200326 US 16/830,2841.一种半导体封装，包括：
中介层，具有第一表面、与所述第一表面相对的第二表面及连接所述第一表面与所述第二表面的侧壁；
至少一个半导体管芯，设置在所述中介层的所述第一表面上且与所述中介层电连接...

【专利技术属性】
技术研发人员：黄启铭，黄炳刚，邱绍玲，侯上勇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71