减少线网之间的相互耦合的方法技术

公开了用于电路的互连阵列（４）的实施例。所述互连阵列包括受攻击线网（１００），其平行并邻近多个交叉的攻击线网（２００－４００）的部分，从而，最小化了耦合电容所导致的电路延迟或误切换。此外，公开了重定线互连阵列（４）的相关方法的实施例，包括识别受攻击线网（１００）和至少两个攻击线网（２００－４００）并使所述攻击线网（２００－４００）交叉使得多个攻击线网的部分平行并邻近受攻击线网（１００），由此在最小改变布线环境的情况下使耦合电容对受攻击线网（１００）的影响最小化。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例通常涉及定线布线设计，以及更具体而言，涉及具有 线网之间的最小相关耦合的定线布线设计和减少线网之间的相关耦合的相 关方法。
技术介绍
耦合电容发生在平行线网之间。该耦合引起串扰噪声，其随之可以引 起信号延迟和电路失效。具体而言，如果平行的邻近线网的切换窗口重叠， 一个线网会成为攻击线网，该攻击线网会影响邻近的线网(即，受攻击线 网)的切换时间(即，当发生从低电压到高电压或从高电压到低电压的输 出转换时的时间)和/或转换速率(即，从低电压到高电压或从高电压到低 电压的输出改变的速率)。例如，当攻击线网和受攻击线网在重叠时间处 切换时，在沿相反方向(即低到高或高到低)和/或在不同的转换速率的情 况下，可以增加或减少受攻击线网的转换速率并j吏受攻击线网的切换时间 变得较早或较迟。增加转换速率或使受攻击线网的切换时间变得较迟，会引起建立时间违背(violation)(例如，在触发器或锁存器处)或输出定 时窗口错误。减少转换速率或使受攻击线网的切换时间发生得较早，会引 起保持时间违背。一种用于避免耦合噪声引起的定时失败的技术是移动布线使其分离并 以该方式来减少耦合电容。该方法在高密集芯片区域中并不奏效，因为不 存在附加的空间来增大绝缘体距离。其它的常用方法是通过使用强驱动器 来产生更多的定时裕度。在关键线网中，该方法已变得无用。因此，在本 领域中仍然需要一种这样的方法，该方法重定线阵列来最小化密集布线区 域中的线网之间的相关耦合并最小地干扰当前的设计。
技术实现思路
考虑到上述情况，公开了用于密集电路的互连阵列的实施例。所述互 连阵列包括平行并邻近多个交叉的攻击线网的部分的受攻击线网，由此， 最小化了由耦合电容导致的电路的转换延迟或误切换。还公开了重定线互 连阵列的相关方法，其包括识别受攻击线网和至少两个攻击线网并使所述 攻击线网交叉以便多个攻击线网的部分平行并邻近所述受攻击线网，从而 最小化耦合电容对所述受攻击线网的噪声影响而最小地改变布线环境。更具体而言，公开了互连阵列的实施例，其包括沿相同方向取向并大部分位于同一布线层上的受攻击线网(即，第一线网)和两个或更多的攻 击线网(即，第二线网、第三线网等)。所述线网中的每一个线网都具有 对应的切换特性(例如，切换窗口、转换速率、切换时间和切换方向)。 也就是，所述第一线网具有第一切换特性，所述第二线网具有第二切换特 性，所述第三线网具有第三切换特性等等。所述第一线网是直线的。相反地，所述第二和第三线网是交叉或扭曲 的以^^所述第二和第三线网中的每一个的部分都平行并邻近所述第 一线网 的一侧。因此，由耦合电容产生的串扰噪声分布在各种攻击线网上，其对 所述第一线网的所述切换特性具有联合影响。具体而言，因为统计上所述 第二和第三线网的所述切换特性将很可能是不同的，与仅仅单独的攻击线 网(例如，仅仅所述第二线网)邻近所述第一线网时的影响相比，将会减 小在所述第一线网与所述第二和第三线网的所述部分之间的耦合电容对所 述第一切换特性的所述联合影响。另外，所述第二和第三线网可以与附加 的攻击线网相交叉以便附加的线网的附加的部分平行并邻近所迷第一线网 的同一侧。通过增加具有邻近所述第一线网的部分的攻击线网的数目，甚 至可以进一步减小耦合电容对所述第一切换特性的所述联合影响。在示例性的实施例中，配置所述互连阵列以便邻近所述第一线网的每 个部分都具有预定的最大长度。在另一示例性实施例中，通过选择和交叉 攻击线网来配置所述互连阵列以便影响所述第一线网的所述联合的耦合电容小于预定的最大值。还公开了在互连阵列中重定线线网的方法的实施例，其中在所述阵列 内的所述线网沿相同方向取向并位于相同的布线层(即，所述阵列的主布 线层)上。每个线网具有对应的切换特性(即转换速率、切换时间、切换 方向和切换窗口)。也就是，第一线网具有第一切换特性，第二线网具有 第二切换特性等等。所述方法的所述实施例包括从所述阵列中的不同的线网中识别一个线 网(即，第一线网)，由于与另一线网(即，第二线网)的耦合电容所导 致的串扰噪声使其不能满足定时要求，从而将所述第一线网视为受攻击线 网并将所述第二线网视为攻击线网。除了识别所述第一线网(即，所述受攻击线网)以外，还识别所述第 二线网(即，所述主要攻击线网)，其造成所述受攻击线网失效。具体而 言，将所述第二线网识别为平行并邻近所述第一线网的线网，以及，作为 耦合电容的结果，影响所述第一线网的所述切换特性(即，所述第一切换 特性)造成所述第一线网不满足所述定时要求。一旦识别了所述第一线网和所述第二线网，从在所述阵列中的其它线 网中选择第三线网(即，另一攻击线网)与所述第二线网交叉。所述第三 线网的选择被限制为在所述主布线层之上或之下的布线层中具有短空轨道 的线网。统计上，符合所述选择要求的任何攻击线网的切换特性(即，活动性(activity)、转换速率、切换时间和/或切换方向)可能与所述第二线 网的所述切换特性(即，所述第二切换特性)不同。因此， 一旦交叉所述 第二和第三线网，与在所述第一线网与单独的第二线网之间的耦合电容的 所述影响相比，将减小耦合电容对所述第一线网的所述联合影响。可选地，除了识别用于与所述第二线网交叉的第三线网以外，也可以 以相同的方式选择一个或多个附加的攻击线网用于交叉，如上所述。一旦选择所述第三线网和，可选的，所述附加的线网，所述第二线网 和这些选择的攻击线网将被重定线以使它们交叉。通过重定线这些多攻击 线网(即，所述第二线网、第三线网和任何的附加的线网)使它们交叉并使所述多个攻击线网中的每一个线网的部分平行并邻近所述第一线网的一 侧，它们的切换特性(即，所述第二线网的所述第二切换特性、所述第三 线网的所述第三切换特性、任何的附加的线网的所述附加的切换特性等) 将会对所述第一线网的所述第一切换特性产生联合影响。具体而言，因为 这些多个攻击线网的所述切换特性(即，活动性、切换窗口、转换速率、 切换时间、和/或切换方向)将会显著地不同并可以彼此抵消。因此，与在 所述第 一线网和单独的所述第二线网之间的耦合电容的所述影响相比，将 减小耦合电容对所述第 一线网的所述转换速率和所述切换时间的所述联合 影响。可以通过在所述主布线层之上或之下(即，在所述第二线网或第三线 网之上或之下的布线层中)的耦合区域内定位空轨道来完成重定线所述线 网的过程，其中所述受攻击和攻击线网位于所述主布线层上。然后，将附 加的过孔形成到所述空轨道并通过所述空轨道形成布线来使所述线网交 叉。在所述重定线过程期间，保持到所述第一线网的所有耦合电容的总和 以便非耦合负载保持不变。另外，可以对所述选择过程和重定线过程设置 限制来确保所述受攻击线网到邻近线网的所有耦合小于给定的阈值。例如， 可以i殳定限制以防止邻近所述受攻击线网的所述多个攻击线网的所述部分 中的每一个部分大于预定的最大长度。还可以设置另一限制，可以设定在 所述第 一线网与所述多个交叉的攻击线网的所述部分之间建立不超过最大 耦合电容的耦合电容。当结合下列描述和附图考虑时，将更好地理解本专利技术的实施例的这些 和其它方面。然而，应当理解，虽然下列描述指出了本专利技术的优选实施例 及其大量的具体细节，但下列描述是示本文档来自技高网...

【技术保护点】
一种重定线互连阵列的方法，所述方法包括以下步骤：　识别具有第一切换特性并不满足定时要求的第一线网；　识别具有第二切换特性并平行和邻近所述第一线网的一侧的第二线网，其中在所述第一线网与所述第二线网之间的耦合电容对所述第一切换特性的 影响使得所述第一线网不满足所述定时要求；　选择具有第三切换特性的第三线网；以及　重定线所述第二线网和所述第三线网以便交叉所述第二线网和所述第三线网并使所述第二线网和所述第三线网的部分平行并邻近所述第一线网的所述一侧，　其中 与在所述第一线网与单独的所述第二线网之间的耦合电容的所述影响相比，减小了在所述第一线网与所述部分之间的耦合电容对所述第一切换特性的联合影响。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：PA哈比兹，WJ利文斯通，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]