一种冲击信号处理芯片，其特征在于基于ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）的思想，完成了冲击信号处理芯片的设计。冲击信号处理芯片设计的具体步骤如下： （Ⅰ） 冲击谱计算方法确定； （Ⅱ） 冲击信号处理芯片设计参数确定； （Ⅲ） 冲击信号处理芯片系统设计； （Ⅳ） 冲击信号处理芯片设计软件编写； （Ⅴ） 冲击信号处理芯片设计仿真； （Ⅵ） 冲击信号处理芯片的ＦＰＧＡ实现。 其特征在于上述第（Ⅰ）确定了基于片上系统（ＳｏＣ）完成冲击谱计算的最佳方法，第（Ⅱ）给出了冲击信号处理芯片设计的各种参数，第（Ⅲ）、第（Ⅳ）、第（Ⅴ）采用超高速集成电路硬件描述语言完成芯片的设计，第（Ⅵ）基于可编程门阵列完成了冲击信号处理芯片的实现，芯片设计软件由五种模块组成，它们是系统控制模块（１）、子系统控制模块（２）、输入模块（３）、核模块（４）、输出模块（５）。芯片采用自顶向下（Ｔｏｐ－Ｄｏｗｎ）的层次化结构设计方法。顶层为系统控制模块，该模块由三个子系统控制模块组成，每个子系统又由三个完成不同功能的底层模块组成（输入模块、核模块、输出模块）。（*该技术在2012年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】冲击信号处理芯片
本技术属于信号处理领域，涉及一种冲击信号处理芯片及实现方法。技术背景由于冲击运动会给系统(结构、设备和人体)带来一定的损伤和破坏，故人们需要研究冲击运动对系统的损伤势；但是冲击运动本身的波形(冲击的时间历程)不便于描述系统的损伤势，所以需先将冲击波信号处理成冲击响应谱，再进行系统损伤势的研究。现有的技术处理冲击信号一般是基于各种操作系统设计的应用软件完成的，它主要适合对冲击信号的事后处理(先测量、后处理)，不能完成对单路或多路冲击信号的实时处理。
技术实现思路
本技术的目的是提供一种冲击信号处理芯片，该芯片实时计算三路冲击信号的最大绝对冲击加速度响应谱，实时监测三路冲击信号当前最大值和当前最小值，同时提供各种外围电路的时序控制信号。本技术提供的一种冲击信号处理芯片目前还未见类似的研究成果，以下是本技术的特点及优点。1.基于片上系统(SOC)完成冲击信号实时处理，为设计低功耗、小型化的冲击信号处理设备提供了条件；2.能同时完成对三路冲击信号的实时处理；3.不涉及到半导体加工，开发周期短、设计费用低，研发风险小。附图说明下面结合附图和附表对本技术的具体实施方式作进一步详细说明。-->图1为滤波器舍入误差模型；图2为冲击信号处理芯片引脚图；图3为冲击信号处理芯片软件系统设计模块图；图4为冲击信号处理芯片仿真结果；表1为改进的递归数字滤波法与条样函数法计算复杂度比较；表2为冲击信号采样频率与峰值检测误差对照表；表3为采样频率与滤波系数量化阶数对照表；表4为运算字长与最大舍入噪声方差关系对照表；表5为冲击信号处理芯片设计参数； 表6为冲击信号处理芯片引脚定义； 表7为冲击信号处理芯片系统存储器配置表。表1为改进的递归数字滤波法与条样函数法计算复杂度比较。在冲击信号处理芯片设计之前，需要选择冲击响应谱的计算方法。目前最好的求冲击响应谱的数字方法是改进的递归数字滤波法和条样函数法。设Δt为采样间隔，ζ为阻尼系数，fi为分析频率序列，i＝1，2，3…Nf，为频率fi对应的绝对加速度响应序列，为频率fi对应的相对加速度响应序列，u(k)为冲击波加速度测量序列，k＝1，2，3…，则改进的递归数字滤波法求fi对应的绝对冲击加速度响应值的数学模型为Xfi(k)=b0u(k)+b1u(k-1)+b2u(k-2)+q1Xfi(k-1)+q2Xfi(k-2)----(1)]]>式(1)中：b0=1-e2πfζΔtsin(2πfiΔt1-ζ2)2πfiΔt1-ζ2]]>b1=2e-2πfiζΔt[sin(2πfiΔt1-ζ2)2πfiΔt1-ζ2-cos(2πfiΔt1-ζ2)]]]>b2=e-2πfiζΔt[e-2πfiζΔt-sin(2πfiΔt1-ζ2)2πfiΔt1-ζ2]]]>q1=2e-2πfiζΔtcos(2πfiΔt1-ζ2)]]]>q2=-e-4πfiζΔt]]>-->条样函数法求fi对应的绝对冲击加速度响应值的数学模型是：afi(k)=u(k+1)+(2+4ξω1Δt+ωi2Δt2)b1-2(ξωi+ωi2Δt)δ·fi(k)-ωi2δfi(k)6Δt+6ξωiΔt2+ωi2Δt2----(2)]]>式(2)中：δfi(k+1)=afi(k)Δt3+bfiΔt2+δ·fi(k)Δt+δfi(k)]]>δ·fi(k+1)=3afiΔt2+2bfiΔt+δfi]]>bfi=3afiΔt]]>ωi=2πfi]]>X=u+δ]]>设为fi对应的绝对加速度响应序列绝对值的最大值，则作为fi的函数即为最大绝对冲击加速度响应谱。从表1中可见，改进的递归数字滤波法每递推一步，只需要做五次乘法和四次加法，而条样函数法需要做九次乘法，一次除法和九次加法，在满足同样计算精度和处理速度的前提下，后者使用的硬件资源要增加一倍以上，因此，冲击信号处理芯片采用改进的递归数字滤波法设计。明确冲击响应谱计算方法后，有很多芯片设计参数如采样频率、滤波系数字长、运算字长等需要确定。这些参数既互相关联、又互相制约，它们直接影响冲击信号处理芯片的综合性能。下面主要从处理误差和滤波器稳定性分析入手，综合权衡多种因素，确定冲击信号处理芯片的各种设计参数。采样频率。表2为冲击信号采样频率与峰值检测误差对照表。冲击响应谱的处理结果不仅受冲击响应谱计算方法的影响，而且也受采样频率的影响。设u(t)近似正弦波，频率为f，采样峰值在采样间隔内，任意位置出现的概率p(t)满足均匀分布，则-->u(t)＝Acos(2πft) (4)采样峰值的数学期望值为E[u]=∫-∞∞Acos(2πft)dt=∫-Δt/2Δt/2Acos(2πft)dt=Asin(πfΔt)πfΔt----(5)]]>统计误差的百分比为e=1-sin(πf/fs)πf/fs----(6)]]>式(6)中fs为采样频率。如果实际峰值恰好落在两采样点的中间，则有可能出现最大误差emax为emax=(1-cosπMf)×100%----(7)]]>式(7)中Mf=fs/f.]]>但以emax作为实际检测误差不甚合理，因为发生这种极端情况的概率是很小的。所以，以统计平均值作为实际误差估计值较合理。表2为根据式(6)计算的冲击信号采样频率与峰值检测误差对照表。选根据表2分析结果，由于采样频率对冲击响应谱处理结果影响很大，提高采样速率可以有效减小冲击响应谱处理误差，但同时会提高芯片功耗，为了便于芯片的使用者进行优化设计，采样频率设计为在20,000Hz到40,000Hz范围内用户自定义。滤波系数字长。表3为采样频率与滤波系数量化阶数对照表；从理论上分析，用改进的递归数字滤波法设计的滤波器的传递函数为H(z)=b0+b1z+b2z-21-q1z-q2z-2----(8)]]>-->其中系数b0，b1，b2，q1，q2都应该是无限精确的，但实际实现时，滤波器的所有系数都必须用有限的二进制码表示，滤本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1、一种冲击信号处理芯片，其特征在于基于SoC(System onChip)的思想，完成了冲击信号处理芯片的设计。冲击信号处理芯片设计的具体步骤如下：(I) 冲击谱计算方法确定；(II) 冲击信号处理芯片设计参数确定；(III) 冲击信号处理芯片系统设计；(IV) 冲击信号处理芯片设计软件编写；(V) 冲击信号处理芯片设计仿真；(VI) 冲击信号处理芯片的FPGA实现。其特征在于上述第(I)确定了基于片上系统(SoC)完成冲击谱计算的最佳方法，第(II)给出了冲击信号处理芯片设计的各种参数，第(III)、第(IV)、第(V)采用超高速集成电路硬件描述语言完成芯片的设计，第(VI)基于可编程门阵列完成了冲击信号处理芯片的实现，芯片设计软件由五种模块组成，它们是系统控制模块(1)、子系统控制模块(2)、输入模块(3)、核模块(4)、输出模块(5)。芯片采用自顶向下(Top-Down)的层次化结构设计方法。顶层为系统控制模块，该模块由三个子系...
【专利技术属性】
技术研发人员：谌德荣，
申请(专利权)人：谌德荣，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。