一种针对SiC MOSFET消隐时间可调的抗干扰短路保护电路制造技术

本发明专利技术涉及一种针对SiC MOSFET消隐时间可调的抗干扰短路保护电路，包括：Vds监测模块，用于监测SiC MOSFET的源漏电压Vds；Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，还包括：寄存器模块，用于存储所述逻辑信号；时钟产生模块，与所述寄存器模块相连，用于产生所述寄存器模块的所需的工作时钟信号；消隐时间配置模块，与所述寄存器模块相连，用于调节所述寄存器模块的有效位数和工作时钟频率；逻辑处理模块，用于根据所述寄存器模块中存储的逻辑信号，在发生短路时输出短路保护信号。本发明专利技术能够调整消隐时间，且具有较强的抗干扰能力。

【技术实现步骤摘要】
一种针对SiCMOSFET消隐时间可调的抗干扰短路保护电路
本专利技术涉及电力电子
，特别是涉及一种针对SiCMOSFET消隐时间可调的抗干扰短路保护电路。
技术介绍
SiC-MOSFET作为第三代宽禁带功率半导体器件，与传统Si-IGBT相比，具有开关速度快，击穿电压高，耐高温，封装紧凑，电流密度大等优点，其可以广泛应用于高频高压功率变换器领域，如电动汽车，光伏逆变，轨道交通等。与此同时，SiCMOSFET较快的开关速度和较大的电流密度，导致其短路耐受时间较短，通常低于3μs。SiCMOSFET短路情况分为两种，一种是在SiCMOSFET开启前功率回路已经发生短路，SiCMOSFET开启后电流迅速上升，且源漏电压Vds保持母线电压不变，这种情况称为硬开启短路。另一种是在SiCMOSFET开启后的导通状态下发生短路，此时SiCMOSFET的源漏电压Vds迅速从导通压降上升至母线电压，同时电流也迅速上升，这种情况称为负载短路。若不采取措施及时关断SiCMOSFET，这两种短路情况都会导致SiCMOSFET功耗迅速上升，直至烧毁。为了对SiCMOSFET进行有效的短路保护，在短路发生后，需要迅速的探测到短路情况，并尽快将SiCMOSFET关断。目前针对SiCMOSFET的短路保护问题，仍然广泛沿用传统Si-IGBT常用的去饱和DESAT(Desaturation)方案。去饱和保护方案的思想是监测SiCMOSFET源漏电压Vds，将源漏电压Vds与一个参考电压进行比较，参考电压通常设定为高于器件导通压降的一个值；SiCMOSFET正常开启或导通时，源漏电压Vds应低于参考电压，如图1所示。去饱和保护方案的基本工作原理如下：对于硬开启短路情况(如图2所示)，在SiCMOSFET栅极驱动信号(V_drive_logic)拉高之后，经过一个固定的消隐时间后，检测源漏电压Vds是否下降至阈值电压以下。若源漏电压Vds降至阈值电压以下，判定SiCMOSFET开启正常；若源漏电压Vds没有降至阈值电压，判定SiCMOSFET发生硬开启短路，同时将短路信号反馈给保护电路，将SiCMOSFET关断。对于负载短路情况(如图3所示)，在SiCMOSFET导通后，监测源漏电压Vds是否在阈值电压以下。如果源漏电压Vds在阈值电压以下，判定SiCMOSFET工作在正常导通状态；若源漏电压Vds超过了阈值电压，判定SiCMOSFET发生了负载短路，同时将短路信号反馈给保护电路，将SiCMOSFET关断。消隐时间决定了去饱和短路保护方案对上述两种短路情况的检测延时。延时太短，保护电路容易误触发；延时太长，无法有效保护SiCMOSFET。目前去饱和短路保护方案的消隐时间是通过电流源给电容充电至阈值电压来设置，即消隐时间为其中CDESAT为消隐电容值，VDESAT_TH为保护阈值参考电压，IDESAT为给消隐电容充电的电流值，传统的去饱和电路如图4所示。这里存在几个问题：一是消隐时间较长，且受电流源误差和电容值误差影响较大，难以精确设置；二是需要片外的消隐电容，因此去饱和保护方案难以单芯片集成，三是抗干扰能力较差，若源漏电压Vds发生振荡，可能造成误判。与传统Si-IGBT相比，SiCMOSFET开关速度快，开关振荡较为明显，因此上述去饱和方案无法完全适用于SiCMOSFET。
技术实现思路
本专利技术所要解决的技术问题是提供一种针对SiCMOSFET消隐时间可调的抗干扰短路保护电路，能够调整消隐时间，且具有较强的抗干扰能力。本专利技术解决其技术问题所采用的技术方案是：提供一种针对SiCMOSFET消隐时间可调的抗干扰短路保护电路，包括：Vds监测模块，用于监测SiCMOSFET的源漏电压Vds；Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，还包括：寄存器模块，用于存储所述逻辑信号；时钟产生模块，与所述寄存器模块相连，用于产生所述寄存器模块的所需的工作时钟信号；消隐时间配置模块，与所述寄存器模块相连，用于调节所述寄存器模块的有效位数和工作时钟频率；逻辑处理模块，用于根据所述寄存器模块中存储的逻辑信号，在发生短路时输出短路保护信号。所述Vds监测模块包括快恢复高压二极管和电流源，所述快恢复高压二极管的阴极与待监测SiCMOSFET的漏极相连，阳极与所述电流源相连。所述Vds比较模块为比较器，所述比较器的第一输入端与所述Vds监测模块的输出端相连，第二输入端与所述阈值信号端相连，输出端与所述寄存器模块相连。所述寄存器模块采用N位串行移位寄存器。所述时钟产生模块采用振荡器实现。所述逻辑处理模块采用数字芯片或逻辑电路实现逻辑控制。有益效果由于采用了上述的技术方案，本专利技术与现有技术相比，具有以下的优点和积极效果：本专利技术通过增加的消隐时间配置模块，寄存器模块和时钟产生模块，通过改变寄存器位数和工作时钟频率实现了对消隐时间的调整，同时，由于是根据n个时钟周期的源漏电压Vds监测结果判断SiCMOSFET是否发生短路，所以可以降低源漏电压Vds振荡对保护电路的影响。附图说明图1是SiCMOSFET正常开关波形图；图2是SiCMOSFET硬开启短路情况示意图；图3是SiCMOSFET负载短路情况示意图；图4是传统DESAT保护电路结构的电路图；图5是本专利技术实施方式的结构方框图；图6是本专利技术实施方式的电路实现图；图7是本专利技术实施方式的正常开关时的寄存器数据示意图；图8是本专利技术实施方式的开启时发生硬开启时的寄存器数据示意图；图9是本专利技术实施方式的开启后发生负载短路时的寄存器数据示意图。具体实施方式下面结合具体实施例，进一步阐述本专利技术。应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。本专利技术的实施方式涉及一种针对SiCMOSFET消隐时间可调的抗干扰短路保护电路，如图5所示，包括依次相连的Vds监测模块、Vds比较模块、寄存器模块和逻辑处理模块。其中，寄存器模块还与时钟产生模块和消隐时间配置模块相连。如图6所示，Vds监测模块用于监测SiCMOSFET的源漏电压Vds，其可以包括快恢复高压二极管和电流源，所述快恢复高压二极管的阴极与待监测SiCMOSFET的漏极相连，阳极与所述电流源相连。该快恢复高压二极管可以由多个二极管串联等效而成，其反向击穿电压高于待监测SiCMOSFET的额定电压。Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，其可以通过一个比较器实现，该比较器的的正相输入端与所述Vds监测模块的输出端相连，反相输入端与所述阈值信号端相连，输出端与所述寄存器模块相连，如此当源漏电压Vds小于阈值时，比较器输出端的输出为0，当源漏电压Vds大于阈值时，比较器输出端的本文档来自技高网...

【技术保护点】
1.一种针对SiC MOSFET消隐时间可调的抗干扰短路保护电路，包括：Vds监测模块，用于监测SiC MOSFET的源漏电压Vds；Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，其特征在于，还包括：寄存器模块，用于存储所述逻辑信号；时钟产生模块，与所述寄存器模块相连，用于产生所述寄存器模块的所需的工作时钟信号；消隐时间配置模块，与所述寄存器模块相连，用于调节所述寄存器模块的有效位数和工作时钟频率；逻辑处理模块，用于根据所述寄存器模块中存储的逻辑信号，在发生短路时输出短路保护信号。/n

【技术特征摘要】
1.一种针对SiCMOSFET消隐时间可调的抗干扰短路保护电路，包括：Vds监测模块，用于监测SiCMOSFET的源漏电压Vds；Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，其特征在于，还包括：寄存器模块，用于存储所述逻辑信号；时钟产生模块，与所述寄存器模块相连，用于产生所述寄存器模块的所需的工作时钟信号；消隐时间配置模块，与所述寄存器模块相连，用于调节所述寄存器模块的有效位数和工作时钟频率；逻辑处理模块，用于根据所述寄存器模块中存储的逻辑信号，在发生短路时输出短路保护信号。


2.根据权利要求1所述的针对SiCMOSFET消隐时间可调的抗干扰短路保护电路，其特征在于，所述Vds监测模块包括快恢复高压二极管和电流源，所述快恢复高压二极管的阴极与待监测SiCMOSFET的漏极相连，阳极与...

【专利技术属性】
技术研发人员：程新红，刘天天，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31