一种PWM逻辑高低电平切换区域的电流监控方法技术

一种PWM逻辑高低电平切换区域的电流监控方法，包括以下步骤：提取PWM逻辑结构的整体寄生网络；抓取PWM逻辑Cross Section区域，获得抓取PWM逻辑Cross Section时间；分时获取分段电流分布信息，并进行显示。本发明专利技术的PWM逻辑高低电平切换区的电流监控方法，可以分时分段监控上下管电流开启过程，从而可以查看上下管是否有直通电流，死区时间是否存在冗余设计等，为全面分析Power MOS动态特性提供了直观显示和数据支撑，可以准确定位问题以及给用户提供设计修正方向。

【技术实现步骤摘要】
一种PWM逻辑高低电平切换区域的电流监控方法
本专利技术涉及EDA工具设计分析
，特别是涉及一种PWM逻辑高低电平切换区域的电流监控方法。
技术介绍
对于PowerIC设计，在设计大尺寸PowerMOS的时候，MOS管的单根finger(指)会比较大，多的在几百个微米。单根几百微米的PowerMOS从电路以及版图结构上看都属于一个整体，但由于在Gate(栅极)的方块阻值往往比较大，那么实际工作中，物理结构属于一个整体的单根finger由于Gate上的delay(延时)，并不是同时开启，而是当电压沿着当前finger走到当前Gate位置的时候，才会对当前位置的沟道形成开启。对于大规模的PowerMOS，往往还有几百、几千根这样fingerwidth(指宽度)很长的PowerMOS，然后Switchmode(开关模式)的PWM(脉冲)逻辑，还存在上下管。上下管一起会形成几千微米乘几千微米的IC版图。对于这么大规模的PWM逻辑，前级驱动来开启或者关闭上下管的时候往往是分段分时的。那么在此过程中，就有可能出现上管下管同时导通同时关闭的情况。同时导通会产生shoot-through(直通)电流，这样浪费功耗不说，严重时会造成上下贯通，烧坏管子；同时关闭，就需要用寄生二极管来完成续流工作，寄生二极管的导通电阻比MOS真正导通阻抗要大很多，所以也会造成更多功耗的浪费。
技术实现思路
为了解决现有技术存在的不足，本专利技术的目的在于提供一种PWM逻辑高低电平切换区域的电流监控方法，针对传统分析方法无法完整反映大尺寸PWM逻辑上下管开启过程，无法准确定位死区时间是否够或者Over-design(冗余设计)等问题，可以分时分段监控上下管电流开启过程，在对整个大PowerMOS进行剖分的基础上，分时分段呈现上下管开启过程，从而可以查看上下管是否有shoot-through电流，死区时间是否Overdesign(冗余设计)等，为全面分析PowerMOS动态特性提供了直观显示和数据支撑，可以准确定位问题以及给用户提供设计修正方向。为实现上述目的，本专利技术提供的PWM逻辑高低电平切换区域的电流监控方法，包括以下步骤：提取PWM逻辑结构的整体寄生网络；抓取PWM逻辑CrossSection区域，获得抓取PWM逻辑CrossSection时间；分时获取分段电流分布信息，并进行显示。进一步地，所述提取PWM逻辑结构的整体寄生网络的步骤，还包括，在提取PWM逻辑版图设计中上下管MOS的分布RC网络过程中，提取Poly阻抗和PWM逻辑版图的RC信息，组成整体寄生网络结构；其中，所述RC信息，包括，金属、过孔、接触孔，以及有源区。进一步地，所述抓取PWM逻辑CrossSection区域的步骤，还包括，利用SPICE仿真器对所述PWM逻辑结构的整体寄生网络进行仿真；利用EDA工具PWM逻辑电路的输出信号进行监控，判断上升和下降过程；抓取PWM逻辑上升和下降的区间，并获得抓取PWM逻辑CrossSection时间。进一步地，所述获得抓取PWM逻辑CrossSection时间的步骤，是根据Pre-Driver的逻辑特性进行推理，获得抓取PWM逻辑CrossSection时间。进一步地，所述分时获取分段电流分布信息的步骤，还包括，根据抓取PWM逻辑CrossSection时间，分时获取PWM逻辑电路的上电源功率管和下电源功率管对应分段电流。更进一步地，所述分时获取分段电流分布信息，并进行显示的步骤，还包括，通过可视化工具将上电源功率管和下电源功率管的对应分段电流进行显示，直观显示是否存在直通电流和集总信息，为PWM逻辑上下管工作状态判断以及前级驱动死区时间是否合理提供准确数据。为实现上述目的，本专利技术还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的PWM逻辑高低电平切换区域的电流监控方法的步骤。为实现上述目的，本专利技术还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的PWM逻辑高低电平切换区域的电流监控方法的步骤。本专利技术的PWM逻辑高低电平切换区域的电流监控方法，在对Power逻辑上下管版图设计进行剖分并提取其所有分布RC网络，然后结合仿真器对此网络以及其它拓扑结构进行SPICE精确无损仿真，仿真的同时对PWMCrossSection(PWM高低电平切换过程)进行监控，可以更好地呈现PWMCrossSection上下管的电流和相关数据。本专利技术的PWM逻辑高低电平切换区域的电流监控方法，为用户提供：获取PWM(脉冲)信号CrossSection的抓取方法；分时分段呈现上下管电流的方法和数据，供用户判断是否存在shoot-through(直通)电流以及死区时间是否合理；Recover(断点续仿)机制，可以支撑用户进行连续性地分时间段监控操作。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为根据本专利技术的PWM逻辑高低电平切换区域的电流监控方法流程图；图2为根据本专利技术的带死区控制的PWM逻辑电路以及波形示意图；图3为根据本专利技术的PWM逻辑MOS上下管的电流分时分段显示示意图。具体实施方式以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。实施例1图1为根据本专利技术的PWM逻辑高低电平切换区域的电流监控方法流程图，下面将参考图1，对本专利技术的PWM逻辑高低电平切换区域的电流监控方法进行详细描述。首先，在步骤101，提取PWM逻辑结构的整体寄生网络。本专利技术实施例中，在提取PWM逻辑版图设计中上下管MOS的分布RC网络过程中，分别执行上下管MOS纵向提取Poly阻抗和整个版图的金属(metal)、过孔(via)、接触孔(contact)、有源区(diffusion)的RC信息，组成整体寄生网络结构。在步骤102，获取PWM逻辑CrossSection区域。本专利技术实施例中，将提取的寄生网络与其它拓扑结构一起进行精确无损SPICE仿真，通过监控PWM输出端的上升和下降过程，从而倒推应该抓取的PWM逻辑CrossSection区域的时间。在步骤103，根据获取的PWM逻辑CrossSection区域的时间，分时去获得反映PWM逻辑结构的上下管分段电流分布信息。本专利技术实施例中，EDA工具对PWM逻辑电路的输出信号进行监控，判断上升和下降过程，然后抓取出上升下降的区间，根据前级驱动(Pre-Driv本文档来自技高网...

【技术保护点】
1.一种PWM逻辑高低电平切换区域的电流监控方法，包括以下步骤：/n提取PWM逻辑结构的整体寄生网络；/n抓取PWM逻辑Cross Section区域，获得抓取PWM逻辑Cross Section时间；/n分时获取分段电流分布信息，并进行显示。/n

【技术特征摘要】
1.一种PWM逻辑高低电平切换区域的电流监控方法，包括以下步骤：
提取PWM逻辑结构的整体寄生网络；
抓取PWM逻辑CrossSection区域，获得抓取PWM逻辑CrossSection时间；
分时获取分段电流分布信息，并进行显示。


2.根据权利要求1所述的PWM逻辑高低电平切换区域的电流监控方法，其特征在于，所述提取PWM逻辑结构的整体寄生网络的步骤，还包括，
在提取PWM逻辑版图设计中上下管MOS的分布RC网络过程中，提取Poly阻抗和PWM逻辑版图的RC信息，组成整体寄生网络结构；其中，所述RC信息，包括，金属、过孔、接触孔，以及有源区。


3.根据权利要求1所述的PWM逻辑高低电平切换区域的电流监控方法，其特征在于，所述抓取PWM逻辑CrossSection区域的步骤，还包括，
利用SPICE仿真器对所述PWM逻辑结构的整体寄生网络进行仿真；
利用EDA工具PWM逻辑电路的输出信号进行监控，判断上升和下降过程；
抓取PWM逻辑上升和下降的区间，并获得抓取PWM逻辑CrossSection时间。


4.根据权利要求3所述的PWM逻辑高低电平切换区域的电流监控方法，其特征在于，所述获得抓取PWM逻辑CrossSe...

【专利技术属性】
技术研发人员：李雷，陈志东，
申请(专利权)人：北京华大九天科技股份有限公司，
类型：发明
国别省市：北京;11