晶体管的源极/漏极外延层制造技术

本公开涉及晶体管的源极/漏极外延层。本公开涉及用于形成具有六边形形状的源极/漏极(S/D)外延结构的方法。该方法包括形成鳍结构，该鳍结构包括第一部分和靠近第一部分的第二部分，在鳍结构的第一部分上形成栅极结构，以及使鳍结构的第二部分凹陷。该方法还包括在鳍结构的凹陷的第二部分上生长S/D外延结构，其中，生长S/D外延结构包括将鳍结构的凹陷的第二部分暴露于前体和一种或多种反应气体以形成S/D外延结构的部分。生长S/D外延结构还包括将S/D结构的部分暴露于蚀刻化学物质以及将S/D外延结构的该部分暴露于氢处理以增强S/D外延结构的生长。延结构的生长。延结构的生长。

【技术实现步骤摘要】
晶体管的源极/漏极外延层


[0001]本公开涉及半导体器件领域，更具体地涉及晶体管的源极/漏极外延层。

技术介绍

[0002]形成在鳍式场效应晶体管(finFET)中的源极/漏极外延层在随后的处理操作(例如，清洁操作、蚀刻操作和热处理操作)期间可能遭受材料损失。由于上述材料损失，源极/漏极外延层会经历尺寸减小，从而使鳍式结构的部分暴露。这进而导致晶体管性能下降、晶体管性能变化和可靠性问题。

技术实现思路

[0003]根据本公开的第一方面，提供了一种半导体结构，包括：衬底；鳍结构，在所述衬底上，所述鳍结构包括第一部分和高于所述第一部分的第二部分；隔离层，所述隔离层在所述衬底上，所述隔离层覆盖所述鳍结构的第二部分的底部侧壁和所述鳍结构的第一部分的侧壁；以及源极/漏极(S/D)外延结构，所述S/D外延结构生长在所述鳍结构的第一部分上，使得靠近所述鳍结构的第二部分的顶角的所述S/D外延结构的小平面之间的距离大于约2nm。
[0004]根据本公开的第二方面，提供了一种用于形成半导体结构的方法，包括：形成鳍结构，所述鳍结构包括第一部分和靠近所述第一部分的第二部分；在所述鳍结构的第一部分上形成栅极结构；使所述鳍结构的第二部分凹陷；以及在所述鳍结构的凹陷的第二部分上生长源极/漏极(S/D)外延结构，其中，生长所述S/D外延结构包括：将所述鳍结构的凹陷的第二部分暴露于前体和一种或多种反应气体以形成所述S/D外延结构的部分；将所述S/D外延结构的部分暴露于蚀刻化学物质；以及将所述S/D外延结构的部分暴露于氢处理以增强所述S/D外延结构的生长。
[0005]根据本公开的第三方面，提供了一种用于形成半导体结构的方法，包括：在衬底上形成鳍结构；在所述鳍结构的部分上形成栅极结构；蚀刻所述鳍结构中与所述栅极结构相邻的部分；以及在所述鳍结构的蚀刻部分上生长源极/漏极(S/D)外延结构，其中，生长所述S/D外延结构包括：在所述鳍结构的蚀刻部分上部分地生长所述S/D外延结构；将部分生长的S/D外延结构暴露于蚀刻化学物质，其中，所述蚀刻化学物质用氯原子来端接所述部分生长的S/D外延结构的表面；以及利用氢来处理所述部分生长的S/D外延结构以在垂直于(111)晶面的方向上提高所述部分生长的S/D外延结构的生长速率。
附图说明
[0006]当结合附图阅读时，根据以下详细描述可以最好地理解本公开的各方面。
[0007]图1A和图1B是根据一些实施例的在两个鳍结构之间形成的源极/漏极外延结构的等距(isometric)视图。
[0008]图1C是根据一些实施例的在鳍结构的端部处形成的源极/漏极外延结构的等距视图。
[0009]图1D是根据一些实施例的在鳍结构的端部处形成的源极/漏极外延结构的截面图。
[0010]图1E是根据一些实施例的在两个鳍结构之间形成的源极/漏极外延结构的等距视图，其中一个鳍结构具有在其上形成的栅极结构。
[0011]图2是根据一些实施例的用于形成六边形形状的源极/漏极外延结构的方法的流程图。
[0012]图3和图4是根据一些实施例的在制造源极/漏极外延结构期间的中间结构的等距视图。
[0013]图5
‑
图7是根据一些实施例的在制造具有六边形形状的源极/漏极外延结构期间的中间结构的截面图。
具体实施方式
[0014]下面的公开内容提供了用于实现所提供主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不旨在限制。例如，在下面的描述中，在第二特征上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征以使得第一特征和第二特征不直接接触的实施例。
[0015]此外，在本文中可能使用空间相关术语(例如“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个元件或特征相对于另一个(一些)元件或特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中除了图中所示朝向之外的不同朝向。装置可以以其他方式定向(旋转90度或处于其他朝向)，并且本文使用的空间相对描述符同样可以被相应地解释。
[0016]如本文所用，术语“标称”是指在产品或过程的设计阶段期间设置的、用于组件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于所需值的值的范围。值的范围通常是由于制造工艺或公差的微小变化而导致的。
[0017]在一些实施例中，术语“大约”和“基本上”可以表示给定数量的值，该给定数量的值在该值的5％之内(例如，该值的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％)变化。这些值仅是示例，并不旨在进行限制。术语“大约”和“基本上”可以指代根据本文的教导，由(一个或多个)相关领域的技术人员解释的值的百分比。
[0018]如本文所用，术语“垂直”是指标称地垂直于衬底的表面。
[0019]在基于鳍的场效应晶体管(“finFET”)中，与晶体管的鳍结构的端部物理接触地生长源极/漏极(S/D)外延结构，使得鳍结构的每个端部基本上被S/D外延结构的侧表面覆盖。由于S/D外延结构包括多个晶体外延层并且可以具有比其他晶体学取向更高的生长速率的晶体学取向，所以S/D外延结构的最终形状由沿着每个晶体学取向实现的生长速率来控制。例如，S/D外延结构生长为菱形形状，因为在垂直于(100)硅晶面的方向上的生长速率(例如，GR
[100])高于在垂直于(111)硅晶面的方向上的生长速率(例如，GR
[111])。所得的菱形形状的S/D外延结构在(111)硅晶面相遇的位置处形成边缘状顶表面。由于finFET设计中对宽度和高度的考虑，所以生长菱形形状的S/D外延结构，使得其边缘状顶表面覆盖了鳍结构的端部的顶角。
[0020]S/D外延结构在后续处理(例如，清洁工艺、蚀刻工艺、热工艺等)期间易于遭受材料损失。作为后续处理的结果，S/D外延结构经历了尺寸减小，这可以保留鳍结构的端部的顶角被暴露。前述尺寸减小在每个S/D外延结构上可能不是均匀的。例如，一些S/D外延结构可能比其他S/D外延结构遭受更大的材料损失。通过工艺引入的这种材料损失的不均匀性会改变S/D外延结构的最终尺寸，并最终导致整个晶体管的性能变化。此外，鳍结构的暴露的端部成为潜在的缺陷位置。
[0021]为了解决上前述挑战，本文描述的实施例涉及用于形成具有六边形形状的S/D外延结构的方法。本文描述的六边形形状的S/D外延结构可以优于其他S/D外延结构(例如，菱形形状的S/D外延结构)，因为六边形形状的S/D外延结构即使在遭受了由后续处理操作引起的材料损失之后也足以覆盖鳍结构的端部。在一些实施例中，生长六边形形状的S/D外延结构，使得与鳍结构的端部邻接的六边形形状的S/D外延结构的顶角相对于鳍结构的顶角升高。在一些实施例中，靠近鳍结构的顶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：衬底；鳍结构，在所述衬底上，所述鳍结构包括第一部分和高于所述第一部分的第二部分；隔离层，所述隔离层在所述衬底上，所述隔离层覆盖所述鳍结构的第二部分的底部侧壁和所述鳍结构的第一部分的侧壁；以及源极/漏极(S/D)外延结构，所述S/D外延结构生长在所述鳍结构的第一部分上，使得靠近所述鳍结构的第二部分的顶角的所述S/D外延结构的小平面之间的距离大于约2nm。2.根据权利要求1所述的半导体结构，其中，靠近所述鳍结构的第二部分的顶角的所述小平面平行于(111)晶面。3.根据权利要求1所述的半导体结构，其中，所述S/D外延结构具有六边形形状。4.根据权利要求1所述的半导体结构，其中，所述S/D外延结构的顶表面基本上是平坦的并且平行于所述鳍结构的顶表面。5.根据权利要求1所述的半导体结构，其中，所述S/D外延结构的侧表面与所述鳍结构的第二部分的侧表面接触。6.根据权利要求1所述的半导体结构，其中，所述S/D外延结构的另一小平面邻接所述小平面并且与所述小平面形成大于约70
°
的角度。7.根据权利要求1所述的半导体结构，其中，所述S/D外延结构的沿着垂直于(110)晶面的方向的宽度在约5nm与约100nm之间。8.根据权利要求1所述的半导体结构，还包括：间隔件，所述间隔件在所述隔离层上，所述间隔件邻接所述S/D外延结构的底部侧壁；...

【专利技术属性】
技术研发人员：刘威民，舒丽丽，杨育佳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：