一种高速接口到低速接口的转接电路制造技术

本实用新型专利技术公开了一种高速接口到低速接口的转接电路，其包括：一串并转换芯片电路，设置在一ＡＲＭ控制芯片电路与一串行接口电路之间，与所述ＡＲＭ控制芯片电路通过数据线、地址线以及片选、写使能、读使能、复位的各信号线控制连接；所述转接电路还设置有一中断信号线用于在所述串并转换芯片电路中的串口接收缓冲区满时向ＡＲＭ控制芯片电路发送中断信号，并且ＡＲＭ控制芯片电路在接收到中断信号后通过数据线并行读取所述串口接收缓冲区中的数据；所述串口接收缓冲区从所述串行接口电路接收数据。本实用新型专利技术电路大大提高了整个电路系统的应用高效性和稳定性，节省了系统资源，并能保证系统总线空闲为其他应用程序所利用。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】
一种高速接口到低速接口的转接电路
本技术涉及一种转接电路，具体的尤其涉及一种高速接口到低速接口通讯的实现电路。
技术介绍
在进行接口电路设计时，同一接口有时需要数据传输的速率很高，但有的外设访问该接口的时候又需要不高的速率。对此，通常的实现方案是：将高速率器件性能降低以适应低速外设的正常通讯速率，比如通过跑一些空操作指令或者加人一些延时等待指令等，以适应低速外设的通讯速率。现有技术的这种实现方式的缺陷在于：必须牺牲一些系统性能以保证数据传输的可靠性；而且此时系统总线时间不能空出来进行别的任务操作。这对系统资源是一种很大的浪费。因此，现有技术存在缺陷，而有待于改进和发展。
技术实现思路
针对现有实现方式的缺陷，本技术的目的是提供一种高速接口到低速接口的转接电路，比较简单而且不会占用系统时间，同时实现并口到串口传输时数据转换的转接电路。为达到以上目的，本技术采用的技术方案是：一种高速接口到低速接口的转接电路，其中，该转接电路包括：一串并转换芯片电路，设置在一ARM控制芯片电路与一串行接口电路之间，与所述ARM控制芯片电路通过数据线、地址线以及片选、写使能、读使能、复位的各信号线控制连接；所述转接电路还设置有一中断信号线用于在所述串并转换芯片电路中的串口接收缓冲区满时向ARM控制芯片电路发送中-->断信号，并且ARM控制芯片电路在接收到中断信号后通过数据线并行读取所述串口接收缓冲区中的数据；所述串口接收缓冲区从所述串行接口电路接收数据。所述的转接电路，其中，所述ARM控制芯片电路中设置有一固件，该固件内预先存储有固件程序，用于对所述ARM控制芯片电路和串并转换芯片电路进行控制。所述的转换电路，其中，所述串并转换芯片电路中还设置有至少一寄存器。本技术所提供的一种高速接口到低速接口的转接电路，在低速率外设传输的过程中，使控制芯片的总线不会被占用，仅仅从串并转换芯片里读取已经接收完整的数据时，才通过并行总线一次读取，从而大大提高了整个电路系统的应用高效性和稳定性。附图说明图1为本技术的高速接口到低速接口转换电路框图。具体实施方式以下结合附图，将对本技术的具体实施例进行较为详细的说明。本技术的一种高速接口到低速接口的转接电路，实现了并口和串口之间传输数据时转换的电路，其原理如图1所示，在数据发送时，ARM控制芯片通过并行接口将数据写到串并转换芯片，串并转换芯片将数据转换成串行数据发送给串行接口电路；在数据接收时，串行接口电路将串行数据送至串并转换芯片，串并转换芯片将数据变为并行数据，然后通知ARM控制芯片将数据读走。该转接电路包括：一串并转换芯片电路，设置在一ARM控制芯片电路与一串行接口电路之间，与所述ARM控制芯片电路通过数据线、地址线以-->及片选、写使能、读使能、复位等各信号线控制连接；所述转接电路还设置有一中断信号线用于在所述串并转换芯片电路中的串口接收缓冲区满时向ARM控制芯片电路发送中断信号，并且ARM控制芯片电路在接收到中断信号后通过数据线并行读取所述串口接收缓冲区中的数据；所述串口接收缓冲区与所述串行接口电路之间通过串行数据线发送或接收数据。在所述ARM控制芯片电路中设置有一固件，该固件内预先存储有固件程序，用于对所述ARM控制芯片电路和串并转换芯片电路进行控制。其可控制在硬件第一次启动时，将所述ARM控制芯片电路中负责并串转换芯片单元的相关寄存器设置为某初始值，指定串转换芯片的工作状态。本技术转接电路在当串行接口电路上有从外设的数据接收的时候，如果串并转换芯片的串口接收缓冲区收满了数据，即收到起始位以及停止位了，就会向所述ARM控制芯片电路产生一中断，这时候ARM控制芯片电路获知数据已经接收完成，就可以在中断程序里完成从串并转换芯片的串口接收缓冲区里读取数据，而这时候串并转换芯片和控制芯片之间已经是通过并行数据总线的方式来进行读写访问了，这样在串行数据的低速传输过程中，高速传输的并行数据总线并不总是占用，而是在缓冲区满收到中断时才进行一次读取，就避免了在接收低速率外设数据的时候造成系统总线资源的巨大浪费。本技术的上述转接电路在于通过应用所述的串并转换实现电路，能在低速率外设传输的过程中，保证ARM控制芯片电路的总线不会被占用，仅仅从串并转换芯片电路里读取已经接收完整的数据时，才通过并行总线一次读取，从而大大提高了整个电路系统的应用高效性和稳定性，节省了系统资源，并能保证系统总线空闲为其他应用程序所利用。应当理解的是，上述针对具体实施例的描述较为详细，但不能因此而认为是对本专利技术专利保护范围的限制，本专利技术的专利保护范围应以所附权利要求为准。本文档来自技高网...

【技术保护点】
一种高速接口到低速接口的转接电路，其特征在于，该转接电路包括：一串并转换芯片电路，设置在一ＡＲＭ控制芯片电路与一串行接口电路之间，与所述ＡＲＭ控制芯片电路通过数据线、地址线以及片选、写使能、读使能、复位的各信号线控制连接；所述转接电路还设置有一中断信号线用于在所述串并转换芯片电路中的串口接收缓冲区满时向ＡＲＭ控制芯片电路发送中断信号，并且ＡＲＭ控制芯片电路在接收到中断信号后通过数据线并行读取所述串口接收缓冲区中的数据；所述串口接收缓冲区从所述串行接口电路接收数据。

【技术特征摘要】
1、一种高速接口到低速接口的转接电路，其特征在于，该转接电路包括：一串并转换芯片电路，设置在一ARM控制芯片电路与一串行接口电路之间，与所述ARM控制芯片电路通过数据线、地址线以及片选、写使能、读使能、复位的各信号线控制连接；所述转接电路还设置有一中断信号线用于在所述串并转换芯片电路中的串口接收缓冲区满时向ARM控制芯片电路发送中断信号，并且ARM控制芯片电路在接收到中断信号...

【专利技术属性】
技术研发人员：袁兰平，王智勇，尹轶，王振辉，
申请(专利权)人：兆日科技深圳有限公司，
类型：实用新型
国别省市：94[中国|深圳]