半导体结构及其形成方法技术

一种形成半导体结构的方法包括将第一管芯和第二管芯分别接合至第一中介层的第一侧和第二中介层的第一侧，其中第一中介层横向邻近第二中介层；用第一模制材料密封第一中介层和第二中介层；在与第一中介层的第一侧相对的第一中介层的第二侧中形成第一凹槽；在与第二中介层的第一侧相对的第二中介层的第二侧中形成第二凹槽；以及用第一介电材料填充第一凹槽和第二凹槽。本发明专利技术的实施例还涉及半导体结构。构。构。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术的实施例涉及半导体结构及其形成方法。

技术介绍

[0002]由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了快速的增长。在大多数情况下，集成密度的提高来自最小部件尺寸的不断减小，这允许将更多的组件集成到给定区域中。
[0003]随着对缩小电子器件的需求的增长，出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装系统的示例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平的集成和组件密度。另一个示例是衬底上晶圆上芯片(CoWoS)结构。在一些实施例中，为了形成CoWoS结构，将多个半导体芯片附接至晶圆，然后执行切割工艺以将晶圆分成多个中介层，其中每个中介层都附接有一个或多个半导体芯片。附接有半导体芯片的中介层称为晶圆上芯片(CoW)结构。然后将CoW结构附接至衬底(例如印刷电路板)以形成CoWoS结构。这些以及其他先进的封装技术使得能够生产具有增强的功能和较小占用面积的半导体器件。

技术实现思路

[0004]本专利技术的实施例提供了一种形成半导体结构的方法，所述方法包括：分别将第一管芯和第二管芯接合至第一中介层的第一侧和第二中介层的第一侧，其中，所述第一中介层横向邻近所述第二中介层；用第一模制材料密封所述第一中介层和所述第二中介层；在与所述第一中介层的所述第一侧相对的所述第一中介层的第二侧中形成第一凹槽；在与所述第二中介层的所述第一侧相对的所述第二中介层的第二侧中形成第二凹槽；以及用第一介电材料填充所述第一凹槽和所述第二凹槽。
[0005]本专利技术的另一实施例提供了一种形成半导体结构的方法，所述方法包括：将第一管芯和第二管芯分别附接至第一中介层和第二中介层，其中，在所述附接之后，所述第一管芯横向邻近所述第二管芯，并且所述第一中介层横向邻近所述第二中介层；用第一模制材料围绕所述第一中介层和所述第二中介层；在远离所述第一管芯的所述第一中介层的第一表面中形成第一凹槽；在远离所述第二管芯的所述第二中介层的第一表面中形成第二凹槽；以及用聚合物层填充所述第一凹槽和所述第二凹槽。
[0006]本专利技术的又一实施例提供了一种半导体结构，包括：多个中介层，彼此横向邻近并且具有衬底通孔(TSV)；第一模制材料，位于所述多个中介层周围；至少一个管芯，接合至并且电连接至所述多个中介层中的至少一个；以及介电层，位于远离所述至少一个管芯的所述多个中介层的背侧。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，
根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1至图9示出了实施例中的在制造的各个阶段处的晶圆上芯片(CoW)结构的截面图。
[0009]图10示出了另一实施例中的CoW结构的截面图。
[0010]图11示出了另一实施例中的CoW结构的截面图。
[0011]图12示出了另一实施例中的CoW结构的截面图。
[0012]图13至图17示出了另一实施例中的在制造的各个阶段处的CoW结构的截面图。
[0013]图18示出了一些实施例中的形成半导体结构的方法的流程图。
具体实施方式
[0014]以下公开提供了许多用于实现本专利技术的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/字母。在整个说明书中，除非另有声明，不同图中的相同参考数字指的是使用相同或类似的材料通过相同或类似的方法形成的相同或类似的组件。
[0015]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
[0016]在一些实施例中，通过形成复合中介层以及将多个管芯附接至复合中介层来形成晶圆上芯片(CoW)结构。该复合中介层包括嵌入在第一模制材料中的第一中介层和第二中介层。可以可选地在第一模制材料上方以及在第一中介层和第二中介层上方形成第一再分布结构。在将多个管芯附接至复合中介层之后，在多个管芯周围形成第二模制材料。接下来，从远离管芯的一侧减薄第一中介层和第二中介层中的每个。在减薄工艺之后，对于第一中介层和第二中介层的每个，在远离管芯的一侧形成凹槽，其中该凹槽暴露相应中介层(第一中介层或第二中介层)中的通孔的端部。接下来，在凹槽中形成介电材料(例如，聚合物材料)。随后，在介电材料上方形成介电层，并且在介电层上方形成外部连接件，并且将外部连接件电耦合至第一中介层和第二中介层的通孔。
[0017]图1至图9示出了实施例中的在制造的各个阶段处的晶圆上芯片(CoW)结构100的截面图。参考图1，两个中介层110例如通过粘合层151附接至载体150。载体150可以由合适的材料制成，诸如硅、聚合物、聚合物复合物、金属箔、陶瓷、玻璃、玻璃环氧树脂、氧化铍、胶带或用于结构支撑的其他合适的材料。在一些实施例中，粘合层151沉积或层压在载体150上方。粘合层151可以是光敏的，并且可以通过在随后的载体脱粘工艺中将例如紫外(UV)光照射在载体150上而容易地与载体150分离。例如，粘合层151可以是光热转换(LTHC)涂层。
[0018]每个中介层110包括：衬底101、位于衬底101中的通孔103(也称为通孔、衬底通孔
(TSV)或导电柱)、位于衬底101的第一表面101A上的再分布结构107以及位于再分布结构107上方并且电耦合至再分布结构107的导电焊盘109。图1还示出了形成在衬底101中(例如第一表面101A附近)的电子组件105。
[0019]衬底101可以是例如掺杂或未掺杂的硅衬底，或绝缘体上硅(SOI)衬底的有源层。然而，衬底101可以可选地是玻璃衬底、陶瓷衬底、聚合物衬底或可以提供合适的保护和/或互连功能的任何其他衬底。在所示的实施例中，衬底101是硅衬底(例如，体硅衬底)。
[0020]在一些实施例中，衬底101包括电子组件105，诸如电阻器、电容器、信号分配电路、设计为实现特定功能(例如，信号处理功能或逻辑功能)的电路、这些的组合等。这些电子组件可以是有源的、无源的、这些的组合等。在其他实施例中，衬底101中没有有源和无源电子本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体结构的方法，所述方法包括：分别将第一管芯和第二管芯接合至第一中介层的第一侧和第二中介层的第一侧，其中，所述第一中介层横向邻近所述第二中介层；用第一模制材料密封所述第一中介层和所述第二中介层；在与所述第一中介层的所述第一侧相对的所述第一中介层的第二侧中形成第一凹槽；在与所述第二中介层的所述第一侧相对的所述第二中介层的第二侧中形成第二凹槽；以及用第一介电材料填充所述第一凹槽和所述第二凹槽。2.根据权利要求1所述的方法，还包括：在接合所述第一管芯和所述第二管芯之前，将所述第一中介层和所述第二中介层附接至载体。3.根据权利要求2所述的方法，还包括：在接合所述第一管芯和所述第二管芯之后，用第二模制材料密封所述第一管芯和所述第二管芯。4.根据权利要求3所述的方法，还包括用底部填充材料填充所述第一管芯和所述第二管芯之间的间隙。5.根据权利要求1所述的方法，还包括：在接合所述第一管芯和所述第二管芯之前，将所述第一管芯和所述第二管芯附接至载体。6.根据权利要求5所...

【专利技术属性】
技术研发人员：陈伟铭，丁国强，侯上勇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：