用于双图形处理器上的多适配器和/或多轮次编码的装置和方法。例如，处理器的一个实施例包括：中央处理器，集成在第一管芯上，该中央处理器包括多个核以执行指令并处理数据；第一图形处理器，集成在第一管芯上，该第一图形处理器包括媒体处理电路，用于对视频内容执行一个或多个初步的前瞻操作以生成前瞻统计结果；互连，用于将第一图形处理器耦合至前瞻缓冲器，该第一图形处理器用于通过互连将前瞻统计结果传输到前瞻缓冲器；其中，前瞻统计结果用于由第二图形处理器使用以对视频内容编码来生成经编码的视频。生成经编码的视频。生成经编码的视频。
【技术实现步骤摘要】
用于多适配器编码的装置和方法
[0001]背景
[0002]本专利技术总体上涉及图形处理器领域。更具体地，本专利技术涉及用于多适配器编码的装置和方法。
[0003]相关技术描述
[0004]高质量媒体编码已变成许多关键客户端和服务器用例中的重要特征，这些关键客户端和服务器用例诸如转码、视频编辑、无线投屏(Miracast)、游戏流送和游戏数字视频记录(DVR)。改善经编码的流的质量的一种方法是启用前瞻(Look Ahead,LA)，LA是在编码前估计帧的复杂度、相对运动和依赖关系的初始编码轮次。这是LA有时被称为2轮次编码的原因。前瞻队列的深度可从1个帧到许多帧(例如，60个帧)。该信息可用于馈送到编码器中以得到更好的速率控制准确性和质量。
[0005]然而，诸如无线投屏和游戏流送之类的使用是等待时间非常敏感的应用，其中，额外前瞻轮次的等待时间损失不是期望的。
附图说明
[0006]结合以下附图，从以下具体实施方式可获得对本专利技术更好的理解，其中：
[0007]图1是具有处理器的计算机系统的实施例的框图，该处理器具有一个或多个处理器核和图形处理器；
[0008]图2A-图2D是处理器的一个实施例的框图，该处理器具有一个或多个处理器核、集成存储器控制器以及集成图形处理器；
[0009]图3A-图3C是图形处理器的一个实施例的框图，该图形处理器可以是分立的图形处理单元，或可以是与多个处理核集成的图形处理器；
[0010]图4是用于图形处理器的图形处理引擎的实施例的框图；
[0011]图5A-图5B是图形处理器的另一实施例的框图；
[0012]图6是包括处理元件的阵列的线程执行逻辑的框图；
[0013]图7图示根据实施例的图形处理器执行单元指令格式；
[0014]图8是图形处理器的另一实施例的框图，该图形处理器包括图形流水线、媒体流水线、显示引擎、线程执行逻辑以及渲染输出流水线；
[0015]图9A是图示根据实施例的图形处理器命令格式的框图；
[0016]图9B是图示根据实施例的图形处理器命令序列的框图；
[0017]图10图示根据实施例的用于数据处理系统的示例性图形软件架构；
[0018]图11A-图11D图示根据实施例的可用于制造集成电路以执行操作的示例性IP核开发系统；
[0019]图12图示根据实施例的可使用一个或多个IP核来制造的示例性芯片上系统集成电路；
[0020]图13图示可使用一个或多个IP核来制造的芯片上系统集成电路的示例性图形处理器；
[0021]图14图示可使用一个或多个IP核来制造的芯片上系统集成电路的附加示例性图形处理器；
[0022]图15图示使用集成GPU(iGPU)和分立GPU(dGPU)两者的图形处理系统的一个实施例；
[0023]图16图示在其中执行解码和编码以生成统计结果的实施例；
[0024]图17A-图17C图示具有不同前瞻深度的实施例；
[0025]图18A-图18B图示在dGPU与iGPU之间分布的帧处理操作；
[0026]图19图示在其中GOP译码在iGPU与dGPU之间分布的实施例；并且
[0027]图20图示使用iGPU和dGPU的帧的分布式译码。
具体实施方式
[0028]在下面的描述中，出于解释的目的，阐述了众多具体细节以便提供对下文所描述的本专利技术的实施例的透彻理解。然而，对本领域技术人员将显而易见的是，可在没有这些具体细节中的一些细节的情况下实施本专利技术的实施例。在其他实例中，以框图形式示出公知的结构和设备，以避免使本专利技术的实施例的基本原理变得模糊。
[0029]示例性图形处理器架构和数据类型
[0030]系统概览
[0031]图1是根据实施例的处理系统100的框图。系统100可被用在以下各项中：单处理器台式机系统、多处理器工作站系统、或具有大量处理器102或处理器核107的服务器系统。在一个实施例中，系统100是被并入在芯片上系统(SoC)集成电路内的处理平台，该芯片上系统(SoC)集成电路用于在移动设备、手持式设备或嵌入式设备中使用，诸如，用于在具有至局域网或广域网的有线或无线连接性的物联网(IoT)设备内使用。
[0032]在一个实施例中，系统100可包括以下各项，可与以下各项耦合，或可并入在以下各项内：基于服务器的游戏平台、包括游戏和媒体控制台的游戏控制台、移动游戏控制台、手持式游戏控制台或在线游戏控制台。在一些实施例中，系统100是移动电话、智能电话、平板计算设备或移动互联网连接的设备(诸如，具有低内部存储容量的笔记本)的部分。处理系统100也可包括以下各项，与以下各项耦合，或被集成在以下各项内：可穿戴设备，诸如，智能手表可穿戴设备；利用增强现实(AR)或虚拟现实(VR)特征来增强以提供视觉、音频或触觉输出来补充现实世界视觉、音频或触觉体验或以其他方式提供文本、音频、图形、视频、全息图像或视频、或触觉反馈的智能眼镜或服装；其他增强现实(AR)设备；或其他虚拟现实(VR)设备。在一些实施例中，处理系统100包括电视机或机顶盒设备，或者是电视机或机顶盒设备的部分。在一个实施例中，系统100可包括自动驾驶运载工具，与自动驾驶运载工具耦合，或集成在自动驾驶运载工具中，该自动驾驶运载工具诸如，公共汽车、拖拉机拖车、汽车、电机或电力循环、飞机或滑翔机(或其任何组合)。自动驾驶运载工具可使用系统100来处理在该运载工具周围感测到的环境。
[0033]在一些实施例中，一个或多个处理器102各自都包括用于处理器指令的一个或多个处理器核107，这些指令当被执行时，执行用于系统或用户软件的操作。在一些实施例中，
一个或多个处理器核107中的至少一个被配置成处理特定的指令集109。在一些实施例中，指令集109可促进复杂指令集计算(CISC)、精简指令集计算(RISC)或经由超长指令字(VLIW)的计算。一个或多个处理器核107可处理不同的指令集109，不同的指令集109可包括用于促进对其他指令集的仿真的指令。处理器核107也可包括其他处理设备，诸如，数字信号处理器(DSP)。
[0034]在一些实施例中，处理器102包括高速缓存存储器104。取决于架构，处理器102可具有单个内部高速缓存或多级的内部高速缓存。在一些实施例中，高速缓存存储器在处理器102的各种组件之间被共享。在一些实施例中，处理器102也使用外部高速缓存(例如，第3级(L3)高速缓存或末级高速缓存(LLC))(未示出)，可使用已知的高速缓存一致性技术在处理器核107之间共享该外部高速缓存。寄存器堆106可附加地被包括在处理器102中，并且寄存器堆106可包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器以及指令指针寄存器)。一些寄存器可以是通用寄存器，而其他寄存器可专用于处理器102的设计。
[0035]在一些实施例中，一个或多个处理器102本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种处理器，包括：第一图形处理器，集成在第一管芯上，所述第一图形处理器包括媒体处理电路，用于对视频内容执行一个或多个初步的前瞻操作以生成前瞻统计结果；互连，用于将所述第一图形处理器耦合至前瞻缓冲器，所述第一图形处理器用于通过所述互连将所述前瞻统计结果传输到所述前瞻缓冲器；并且其中，所述前瞻统计结果用于由第二图形处理器使用以对所述视频内容编码来生成经编码的视频。2.如权利要求1所述的处理器，其中，所述视频内容按第一编码格式来编码，所述第一图形处理器上的所述媒体处理电路包括第一解码器，用于按所述第一编码格式对所述视频内容解码以生成第一视频帧序列，并且所述第一图形处理器上的所述媒体处理电路进一步包括第一编码器，用于根据第二编码格式来评估所述第一视频帧序列以生成所述前瞻统计结果。3.如权利要求2所述的处理器，其中，所述第二图形处理器包括第二解码器，用于按所述第一编码格式对所述视频内容解码以生成第二视频帧序列，所述第二图形处理器进一步包括第二编码器，用于使用所述前瞻统计结果来对所述第二视频帧序列编码。4.如权利要求3所述的处理器，其中，所述前瞻统计结果包括与以下一项或多项有关的数据：所述第一视频帧序列中的帧之间的变化、与帧之间的依赖关系有关的同步数据、版本数据、以及与目标帧尺寸和/或缓冲器尺寸有关的数据。5.如权利要求1-4中的任一项所述的处理器，进一步包括：中央处理器，集成在所述第一管芯上，所述中央处理器耦合至所述第一图形处理器，并包括用于执行指令并处理数据的多个核。6.如权利要求1-5中的任一项所述的处理器，进一步包括：存储器控制器，耦合至所述第一管芯上的所述第一图形处理器，所述存储器控制器用于将所述第一图形处理器耦合至系统存储器设备，其中，所述视频内容被存储在所述系统存储器设备上。7.如权利要求6所述的处理器，进一步包括：输入/输出IO接口，用于将所述第一图形处理器耦合至IO互连。8.如权利要求7所述的处理器，其中，所述第二图形处理器通过所述IO互连耦合至所述第一图形处理器。9.如权利要求8所述的处理器，进一步包括：设备存储器，与所述第二图形处理器一起集成在图形卡上，其中，所述第二图形处理器用于经由本地存储器互连来访问所述设备存储器并用于经由所述IO互连来访问所述系统存储器，并且其中，所述第一图形处理器用于经由所述IO互连来访问所述设备存储器。10.如权利要求9所述的处理器，其中，所述前瞻缓冲器包括所述设备存储器和/或所述系统存储器中的指定区域。11.一种方法，包括：在第一图形处理器上对视频内容执行一个或多个初步的前瞻操作以生成前瞻统计结果，并将所述前瞻统计结果存储在前瞻缓冲器中；在第二图形处理器上根据所述前瞻统计结果对所述视频内容编码。
12.如权利要求11所述的方法，其中，所述视频内容按第一编码格式来编码，所述方法进一步包括：由所述第一图形处理器按所述第一编码格式对所述视频内容解码以生成第一视频帧序列；以及使用所述第一图形处理器上的编码器根据第二编码格式来评估所述第一视频帧序列以生成所述前瞻统计结果。...
【专利技术属性】
技术研发人员：王长亮，P，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。