集成电路制造技术

本公开涉及集成电路。一种集成电路包括上拉电路、静电放电(ESD)首级防护电路和下拉电路。上拉电路耦合在焊盘和第一电压端子之间。ESD首级防护电路包括耦合至焊盘和上拉电路的第一端子，以及耦合至与第一电压端子不同的第二电压端子的第二端子。下拉电路具有耦合至焊盘、ESD首级防护电路和上拉电路的第一端子，以及耦合至第二电压端子的第二端子。下拉电路包括第一导电类型的至少一个第一晶体管，其第一端子耦合至下拉电路的第一端子。该至少一个第一晶体管的击穿电压大于ESD首级防护电路的触发电压。发电压。发电压。

【技术实现步骤摘要】
集成电路


[0001]本公开一般地涉及集成电路。

技术介绍

[0002]ESD事件产生极高的电压并导致短持续时间的高电流脉冲，这会损坏集成电路器件。对于集成电路器件的ESD保护设计，业界已经实现了两级ESD保护电路，包括例如ESD首级防护电路和受害器件。然而，在ESD首级防护电路导通之前，由于ESD首级防护电路的高快速开启电压，受害器件可能会被损坏。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种集成电路，包括：上拉电路，耦合在焊盘和第一电压端子之间；静电放电(ESD)首级防护电路，包括耦合至所述焊盘和所述上拉电路的第一端子，以及耦合至与所述第一电压端子不同的第二电压端子的第二端子；以及下拉电路，包括耦合至所述焊盘、所述ESD首级防护电路和所述上拉电路的第一端子，以及耦合至所述第二电压端子的第二端子，其中，所述下拉电路包括第一导电类型的至少一个第一晶体管，所述至少一个第一晶体管的第一端子耦合至所述下拉电路的第一端子；其中，所述至少一个第一晶体管的击穿电压大于所述ESD首级防护电路的触发电压。
[0004]根据本公开的另一实施例，提供了一种集成电路，包括：电阻结构，耦合在第一电压端子和焊盘之间；第一有源区域，耦合到所述焊盘和所述电阻结构；第二有源区域，耦合在所述第一有源区域和第二电压端子之间，所述第二电压端子不同于所述第一电压端子；第一类型的第三有源区域，耦合到所述焊盘和所述第一有源区域；以及所述第一类型的第四有源区域，耦合在所述第三有源区域和所述第二电压端子之间，其中，所述第三有源区域的宽度大于所述第四有源区域的宽度；其中，所述第一有源区域和所述第二有源区域被包括在用作第一晶体管的结构中，并且所述第三有源区域和所述第四有源区域被包括在用作第二晶体管的结构中；其中，所述第二晶体管被配置为在所述第一晶体管截止时释放从所述焊盘注入的静电电荷。
[0005]根据本公开的又一实施例，提供了一种操作集成电路的方法，包括：通过第一有源区域和第二有源区域将静电电荷从焊盘释放到第一电压端子，所述第一有源区域耦合到所述焊盘，所述第二有源区域耦合在所述第一有源区域和所述第一电压端子之间；其中，所述第一有源区域和所述第二有源区域的导电类型相同并且宽度彼此不同，并且所述第一有源区域和所述第二有源区域被包括在具有第一击穿电压的第一晶体管中；以及通过ESD首级防护电路释放所述静电电荷，所述ESD首级防护电路具有与所述第一有源区域相耦合的第一端子以及与所述第一电压端子相耦合的第二端子，其中，所述ESD首级防护电路的触发电压低于所述第一击穿电压。
附图说明
[0006]在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0007]图1是根据一些实施例的集成电路的一部分的框图。
[0008]图2A是根据一些实施例的与图1的集成电路相对应的集成电路的一部分的等效电路。
[0009]图2B是根据一些实施例的图2A中的集成电路的一部分的平面视图中的布局图。
[0010]图3A是根据各种实施例的与图1的集成电路相对应的集成电路的一部分的等效电路。
[0011]图3B是根据一些实施例的图3A中的集成电路的一部分的平面视图中的布局图。
[0012]图3C是根据另一些实施例的图3A中的集成电路的一部分的平面视图中的布局图。
[0013]图4A是根据一些实施例的与图1的集成电路相对应的集成电路的一部分的等效电路。
[0014]图4B是根据一些实施例的图4A中的集成电路的一部分的平面视图中的布局图。
[0015]图5A是根据一些实施例的与图1的集成电路相对应的集成电路的一部分的等效电路。
[0016]图5B是根据一些实施例的图5A中的集成电路的一部分的平面视图中的布局图。
[0017]图6是根据一些实施例的操作集成电路的方法的流程图。
[0018]图7是根据本公开的一些实施例的用于设计集成电路布局设计的系统的框图。
[0019]图8是根据一些实施例的集成电路制造系统以及与其相关联的集成电路制造流程的框图。
具体实施方式
[0020]下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0021]在本说明书中使用的术语通常具有在本领域和在使用每个术语的特定上下文中的普通含义。本说明书对示例的使用(包括本文讨论的任何术语的示例)仅是说明性的，绝不限制本公开或任何示例性术语的范围和含义。同样，本公开不限于本说明书中给出的各种实施例。
[0022]尽管术语“第一”、“第二”等在本文中可用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。例如，在不脱离实施例的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项的任何和所有组合。
[0023]现在参考图1。图1是根据各种实施例的集成电路100的一部分的框图。为了说明，集成电路100包括焊盘(pad)110、上拉电路120、下拉电路130和静电放电(ESD)首级防护电路140。焊盘110耦合到上拉电路120的端子、下拉电路130的端子和ESD首级防护电路140的端子。上拉电路120的另一端子耦合到被配置为接收电源电压VDDIO(以下段落中也将被称为“电压端子VDDIO”)的电压端子。下拉电路130的端子耦合至上拉电路120的端子和ESD首级防护电路140的端子，并且下拉电路130的另一端子耦合到被配置为接收电源电压VSS(以下段落中也将被称为“电压端子VSS”)的电压端子。ESD首级防护电路140的端子耦合至上拉电路120的端子和下拉电路130的端子，并且ESD首级防护电路140的另一端子耦合至下拉电路130的另一端子和电压端子VSS。在一些实施例中，集成电路100利用有效的释放路径来提供ESD保护以绕过任何ESD应力。例如，集成电路100保护内部电路(未示出)不被人体模型(HBM)、充电装置模型(CDM)和机器模型(MM)中的不期望的和不可预测的静电放电事件损坏。出于说明的目的给出了图1所示的集成电路100。各种等效的ESD保护电路在本公开的预期范围内。例如，在一些实施例中，跟踪器电路与上拉电路120和/或下拉电路130相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：上拉电路，耦合在焊盘和第一电压端子之间；静电放电ESD首级防护电路，包括耦合至所述焊盘和所述上拉电路的第一端子，以及耦合至与所述第一电压端子不同的第二电压端子的第二端子；以及下拉电路，包括耦合至所述焊盘、所述ESD首级防护电路和所述上拉电路的第一端子，以及耦合至所述第二电压端子的第二端子，其中，所述下拉电路包括第一导电类型的至少一个第一晶体管，所述至少一个第一晶体管的第一端子耦合至所述下拉电路的第一端子；其中，所述至少一个第一晶体管的击穿电压大于所述ESD首级防护电路的触发电压。2.根据权利要求1所述的集成电路，其中，所述下拉电路还包括：所述第一导电类型的多个第二晶体管；其中，所述至少一个第一晶体管的第二端子与所述多个第二晶体管串联耦合；其中，所述至少一个第一晶体管的击穿电压大于所述多个第二晶体管中的每个第二晶体管的击穿电压。3.根据权利要求1所述的集成电路，其中，所述ESD首级防护电路还包括：所述第一导电类型的第二晶体管；其中所述至少一个第一晶体管与所述第二晶体管基本上相同。4.根据权利要求3所述的集成电路，其中，所述上拉电路包括：第二导电类型的至少一个第三晶体管，耦合到所述至少一个第一晶体管，其中，所述第二导电类型不同于所述第一导电类型；其中，所述至少一个第一晶体管的击穿电压的绝对值是所述至少一个第三晶体管的击穿电压的绝对值的N倍，其中，N大于2。5.根据权利要求1所述的集成电路，其中，所述至少一个第一晶体管包括：多个第一晶体管，其中，所述多个第一晶体管中的第一个晶体管耦合到所述下拉电路的第一端子；其中，所述ESD首级防护电路还包括所述第一导电类型的多个第二晶体管，其中，所述多个第二晶体管中的第一个晶体管耦合到所述ESD首级防护电路的第一端子；其中，所述多个第一晶体管中的第一个晶体管的击穿电压和所述多个第二晶体管中的第一个晶体管的击穿电压具有基本上相同的值。6.根据权利要求1所述的集成电路，其中，所述ESD首级防护电路还包括：所述第一导电类型的第二晶体管，耦合在所述ESD首级防护电路的第一端子和第二端子之间；其中，所述上拉电路包括电阻元件，耦合到所述第二晶体管；其中，所述下...

【专利技术属性】
技术研发人员：马亚琪，潘磊，唐振，
申请(专利权)人：台积电中国有限公司，
类型：发明
国别省市：