【技术实现步骤摘要】
便携式计算机数据加密器
本技术涉及一种控制或者调节领域的电子类产品，更具体地讲，本技术是指一种便携式计算机数据加密器，在国际专利分类表中本技术应分为G05大类。
技术介绍
目前，计算机的数据加密有两种，其包括单纯的软件方式加密和软件与硬件相结合方式加密。软件加密是通过软件的形式，将加密算法用软件的形式描绘出来，通过计算机运算，将待加密的数据输入，加密软件输出密文。该加密方式需占用大量的CPU资源，并且要通过一定的手段将密文还原，口令还需要用户记忆。软件与硬件结合的加密方式，通常是将加密算法分为两部分，在软件上保留一部分，在硬件上保留一部分，通过软件管理以实现软件和硬件配合对数据进行加密，用户在使用时要事先安装管理软件才可以使用，并且须要用户记忆口令。
技术实现思路
本技术的目的在于：针对已有技术的不足，提供一种采用硬件加密技术的不占用CPU资源的不影响计算机速度的便携式计算机数据加密器。本技术的目的是通过下述技术方案实现的：所述的数据加密器包括：工作模式设置模块、时钟源模块、主板IDE接口模块、输入匹配电阻、输出匹配电阻、电压转换模块和电源滤波电路部分。主要特点在于：-->所述的数据加密器还包括：加密芯片、加密硬盘模块、电子密钥和状态指示模块部分。所述的工作模式设置模块部分接向所述的加密芯片部分，所述的时钟源模块部分接向所述的加密芯片部分。所述的主板IDE接口模块部分和所述的输入匹配电阻部分相互连接，所述的输入匹配电阻部分和所述的加密芯片部分相互连接，所述的加密芯片部分和所述的输出匹配电阻部分相互连接，所述的输出匹配电阻部分和所述的加密硬盘模块部分相互连接。所述...
【技术保护点】
一种便携式计算机数据加密器，所述的数据加密器包括：工作模式设置模块、时钟源模块、主板ＩＤＥ接口模块、输入匹配电阻、输出匹配电阻、电压转换模块和电源滤波电路部分；其特征在于： 所述的数据加密器还包括：加密芯片、加密硬盘模块、电子密钥和状态指示模块部分； 所述的工作模式设置模块部分接向所述的加密芯片部分，所述的时钟源模块部分接向所述的加密芯片部分； 所述的主板ＩＤＥ接口模块部分和所述的输入匹配电阻部分相互连接，所述的输入匹配电阻部分和所述的加密芯片部分相互连接，所述的加密芯片部分和所述的输出匹配电阻部分相互连接，所述的输出匹配电阻部分和所述的加密硬盘模块部分相互连接； 所述的电压转换模块部分接向所述的加密芯片部分； 所述的电源滤波电路部分分别与所述的电压转换模块部分、所述的加密芯片部分相互连接； 所述的加密芯片部分接向所述的状态指示模块部分； 所述的电子密钥部分接向所述的加密芯片部分。
【技术特征摘要】
1.一种便携式计算机数据加密器，所述的数据加密器包括：工作模式设置模块、时钟源模块、主板IDE接口模块、输入匹配电阻、输出匹配电阻、电压转换模块和电源滤波电路部分；其特征在于：所述的数据加密器还包括：加密芯片、加密硬盘模块、电子密钥和状态指示模块部分；所述的工作模式设置模块部分接向所述的加密芯片部分，所述的时钟源模块部分接向所述的加密芯片部分；所述的主板IDE接口模块部分和所述的输入匹配电阻部分相互连接，所述的输入匹配电阻部分和所述的加密芯片部分相互连接，所述的加密芯片部分和所述的输出匹配电阻部分相互连接，所述的输出匹配电阻部分和所述的加密硬盘模块部分相互连接；所述的电压转换模块部分接向所述的加密芯片部分；所述的电源滤波电路部分分别与所述的电压转换模块部分、所述的加密芯片部分相互连接；所述的加密芯片部分接向所述的状态指示模块部分；所述的电子密钥部分接向所述的加密芯片部分。2.根据权利要求1所述的数据加密器，其特征在于：所述的输入匹配电阻部分包括RP1、RP2、RP3、RP4、RP5、RP6和RP7，还包括电阻R8和R9；所述的加密芯片部分包括电路U1、电阻R1和电阻R2；所述的输出匹配电阻部分包括RP8、RP9、RP10、RP11、RP12、RP13、RP14以及电阻R13、R14、R15、R16、R17和R18；所述的加密硬盘模块部分包括CN2和电阻R10、R11和R12；所述的输入匹配电阻部分的RP1的1-4接线脚分别接到所述的主板IDE接口模块部分的H DD0至H DD3接线脚，所述的输入匹配电阻部分的RP1的5-8接线脚分别接到所述的加密芯片部分的电路U1的MH DD[3]至MH DD[0]接线脚；所述的输入匹配电阻部分的RP2的1-4接线脚分别接到所述的主板IDE接口模块部分的H DD4至H DD7接线脚，所述的输入匹配电阻部分的RP2的5-8接线脚分别接到所述的加密芯片部分的电路U1的MH DD[7]至MH DD[4]接线脚；所述的输入匹配电阻部分的RP2的第五接线脚连接所述的电阻R9的一端，所述的电阻R9的另一端接到GND-POWER；所述的输入匹配电阻部分的RP3的1-4接线脚分别接到所述的主板IDE接口模块部分的H DD8至H DD11接线脚，所述的输入匹配电阻部分的RP3的5-8接线脚分别接到所述的加密芯片部分的电路U1的MH DD[11]至MH DD[8]接线脚；所述的输入匹配电阻部分的RP4的1-4接线脚分别接到所述的主板IDE接口模块部分的H DD12至H DD15接线脚，所述的输入匹配电阻部分的RP4的5-8接线脚分别接到所述的加密芯片部分的电路U1的MH DD[15]至MH DD[12]接线脚；所述的输入匹配电阻部分的RP5的8-5接线脚分别接到所述的主板IDE接口模块部分的H DMACK-、H DIOW-、H DIOR和H DA2接线脚，所述的输入匹配电阻部分的RP5的1-4接线脚分别接到所述的加密芯片部分的电路U1的MH DMACKi、MH DIOWi、MH DIORi和MH DA[2]接线脚；所述的输入匹配电阻部分的RP6的8-5接线脚分别接到所述的主板IDE接口模块部分的H DA1、H DA0、H CS 1和H CS0接线脚，所述的输入匹配电阻部分的RP6的1-4接线脚分别接到所述的加密芯片部分的电路U1的MHDA[1]、MH DA[0]、MH CSi[1]和MH CSi[2]接线脚；所述的输入匹配电阻部分的RP7的8-6接线脚分别接到所述的主板IDE接口模块部分的H INTRQ、H DMARQ、H IORDY接线脚，所述的输入匹配电阻部分的RP7的1-3接线脚分别接到所述的加密芯片部分的电路U1的MHINTRQ、MH DMARQ、MH IORDY接线脚；所述的电阻R8的一端接到所述的主板IDE接口模块部分的H REST-接线脚，另一端接到所述的加密芯片部分的电路U1的MH RESTi接线脚；所述的主板IDE接口模块部分的CN1的2、19、22、24、26、30和40接线脚同时接到GND上；所述的加密硬盘模块部分的电阻R10的一端接到所述的主板IDE接口模块部分的CN1的H CSEL接线脚，其另一端接到所述的加密硬盘模块部分CN2的D CSEL接线脚上；所述的加密硬盘模块部分的电阻R11的一端接到所述的主板IDE接口模块部分的CN1的H PDIAG-接线脚，其另一端接到所述的加密硬盘模块部分CN2的D PDIAG-接线脚上；所述的加密硬盘模块部分的电阻R12的一端接到所述的主板IDE接口模块部分的CN1的H DASP-接线脚，其另一端接到所述的加密硬盘模块部分CN2的D DASP-接线脚上；所述的输出匹配电阻部分RP8的1-4接线脚分别接到所述的加密硬盘模块部分的CN2的D DD0至D DD3接线脚，所述的输出匹配电阻部分RP8的5-8接线脚分别接到所述的加密芯片部分的电路U1的MD DD[3]至MD DD[0]接线脚上；所述的输出匹配电阻部分RP9的1-4接线脚分别接到所述的加密硬盘模块部分的CN2的D DD4至D DD7接线脚，所述的输出匹配电阻部分RP9的5-8接线脚分别接到所述的加密芯片部分的电路U1的MD DD[7]至MD DD[4]接线脚上；所述的输出匹配电阻部分RP9的第五接线脚接到所述的电阻R18的一端。所述电阻R18的另一端接到GND-POWER上；所述的输出匹配电阻部分RP10的1-4接线脚分别接到所述的加密硬盘模块部分的CN2的D DD8至D DD11接线脚，所述的输出匹配电阻部分RP10的5-8接线脚分别接到所述的加密芯片部分...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。