半导体封装结构及其形成方法技术

本发明专利技术的实施例提供了一种半导体封装结构，包括：基板；线路结构，设置在基板上并电连接至基板；模制化合物层，填充基板和线路结构之间的空间。本发明专利技术的目的在于提供一种半导体封装结构及其形成方法，以提高半导体封装结构的良率。的良率。的良率。

【技术实现步骤摘要】
半导体封装结构及其形成方法


[0001]本专利技术的实施例涉及半导体封装结构及其形成方法。

技术介绍

[0002]随着封装技术的演进以及产品的高输入/输出(I/O)的需求，基板与芯片间需要有更多的线路结构来承先启后，传统常见的是2.1维(2.1D)的做法，即在基板上逐步利用凸块(bumping)技术制作细线路，用以承接芯片的I/O。随着线路的层数与面积的增大，此种作法伴随着很大的良率损失。

技术实现思路

[0003]针对相关技术中存在的问题，本专利技术的目的在于提供一种半导体封装结构及其形成方法，以提高半导体封装结构的良率。
[0004]为实现上述目的，本专利技术的实施例提供了一种半导体封装结构，包括：基板；线路结构，设置在基板上并电连接至基板；模制化合物层，填充基板和线路结构之间的空间。
[0005]在一些实施例中，模制化合物层还覆盖基板的顶面的位于线路结构正下方之外的部分。
[0006]在一些实施例中，模制化合物层的边缘与基板的侧面齐平。
[0007]在一些实施例中，线路结构为嵌入式迹线衬底。
[0008]在一些实施例中，暴露于线路结构的顶面处的迹线具有相对于顶面向下的凹陷。
[0009]在一些实施例中，还包括：通孔，位于暴露于线路结构的顶面处的迹线与基板之间，通孔的直径从上到下逐渐增大。
[0010]在一些实施例中，迹线的线宽小于2μm，迹线之间的间距小于2μm。
[0011]在一些实施例中，模制化合物层包封线路结构的侧面，并且线路结构的上表面低于模制化合物层的上表面。
[0012]在一些实施例中，线路结构与基板通过焊料进行电连接。
[0013]在一些实施例中，焊料包括锡球。
[0014]在一些实施例中，还包括：芯片，位于线路结构上；粘合层，位于线路结构和芯片之间。
[0015]在一些实施例中，粘合层延伸覆盖线路结构的顶面的位于芯片直接下方之外的部分。
[0016]在一些实施例中，粘合层延伸到芯片的侧面上。
[0017]本申请的实施例还提供一种形成半导体封装结构的方法，包括：在载体上形成种子层；在种子层上形成线路结构，线路结构包括介电层以及位于介电层中的迹线，迹线接触种子层；将线路结构电连接至基板；使用模制化合物层封装线路结构，模制化合物层填充基板和线路结构之间的空间。
[0018]在一些实施例中，还包括：使用平坦化工艺去除部分模制化合物层及载体，以暴露
种子层。
[0019]在一些实施例中，还包括：蚀刻去除种子层，蚀刻还去除部分的迹线，使得迹线相对于介电层凹陷。
[0020]在一些实施例中，还包括：蚀刻去除种子层使得线路结构的顶面低于模制化合物层的顶面。
[0021]在一些实施例中，还包括：将芯片设置在线路结构上，芯片电连接至暴露的迹线。
[0022]在一些实施例中，平坦化工艺包括研磨工艺。
[0023]在一些实施例中，将线路结构电连接至基板包括：在线路结构上形成电连接迹线的锡球，将锡球接合至基板。
附图说明
[0024]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0025]图1至图7示出了根据本申请实施例的半导体封装结构的顺序形成过程。
具体实施方式
[0026]为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。
[0027]本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
[0028]如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的
±
10％(例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％)，那么可认为所述两个数值“大体上”相同。
[0029]在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
[0030]另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式
是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
[0031]再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
[0032]目前的基板制程受限于材料与制程能力，目前的线宽/线距能力只能达到工程品7μm/7μm，量产能力只达到10μm/10μm或12μm/12μm以上。目前的基板线路制程能力会受限于材料，例如干膜分辨率、干膜显影药水能力、水平线蚀刻能力、水平线处理(handling)能力等问题，造成线宽/线距受限以及良率问题。
[0033]参见图1，在载体10上提供线路层12，在线路层12上的凸块16上设置焊料18。在载体10和线路层12之间设置有种子层11，在实施例中，种子层11包括铜。
[0034]参见图2，通过倒装的方式将线路层12设置在基板20上。线路层12通过焊料18与基板20进行电连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：基板；线路结构，设置在所述基板上并电连接至所述基板；模制化合物层，填充所述基板和所述线路结构之间的空间。2.根据权利要求1所述的半导体封装结构，其特征在于，所述模制化合物层还覆盖所述基板的顶面的位于所述线路结构正下方之外的部分。3.根据权利要求2所述的半导体封装结构，其特征在于，所述模制化合物层的边缘与所述基板的侧面齐平。4.根据权利要求1所述的半导体封装结构，其特征在于，所述线路结构为嵌入式迹线衬底。5.根据权利要求4所述的半导体封装结构，其特征在于，暴露于所述线路结构的顶面处的迹线具有相对于所述顶面向下的凹陷。6.根据权利要求5所述的半导体封装结构，其特征在于，还包括：通孔，位于所述暴露于所述线路结构的顶面处的迹线与所述基板之间，所述通孔的直径从上到下逐渐增大。7.根据权利要求5所述的半导体封装结构，其特征在于，所述迹线的线宽小于2μm，所述迹线之间的间距小于2μm。8.根据权利要求1所述的半导体封装结构，其特征在于，所述模制化合物层包封所述线路结构的侧面，并且所述线路结构的上表面低于所述模制化合物层的上表面。9.根据权利要求1所述的半导体封装结构，其特征在于，所述线路结构与所述基板通过焊料进行电连接。10.根据权利要求9所述的半导体封装结构，其特征在于，所述焊料包括锡球。11.根据权利要求1所述的半导体封装结构，其特征在于，还包括：芯片，位于所述线路结构上；粘合层，位于所述线路结构和所述芯片之间。12.根据权利要求11所述的半导体封装结构，其特征在于，所...

【专利技术属性】
技术研发人员：李育颖，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：