本发明专利技术提供了一种地址扩展电路，包括第一触发模块用于接收地址端口信号，以产生第一地址信号，第二触发模块用于接收串行数据线端口信号和所述地址端口信号，以产生第二地址信号，编码模块与所述第一触发模块和所述第二触发模块连接，以根据所述第一地址信号和所述第二地址信号生成芯片地址编码，能够在不增加地址引脚的前提下，实现从机地址扩展。本发明专利技术还提供了一种通信接口芯片及通信系统。提供了一种通信接口芯片及通信系统。提供了一种通信接口芯片及通信系统。
【技术实现步骤摘要】
地址扩展电路、通信接口芯片及通信系统
[0001]本专利技术涉及集成电路
，尤其涉及一种地址扩展电路、通信接口芯片及通信系统。
技术介绍
[0002]内置集成电路（Inter－Integrated Circuit，I2C）是一种两线式通信接口，其被配置成使用包括串行数据线（Serial Data Line，SDA）和串行时钟线（Serial CLock，SCL）的总线来进行主机和从机之间的串行通信。其中，主机首先发出指令等信息，从机应答后，主机继续发送指令、数据等，或由从机发送数据然后主机应答。
[0003]从机可以是多个电子设备，为了通信时不发生冲突，每个从机都要有一个唯一的地址。常用的做法是，从机通过在地址引脚接电源或接地，实现确定的地址。而多个从机要实现多个地址，每个从机就需要有多个地址引脚，它们构成唯一的组合，从而形成与别的从机不同的地址。系统中从机的数目越多，需要的地址引脚就会越多，芯片尺寸则会增大，系统应用的成本也会相应增加。
[0004]公开号为CN109101448A的中国专利技术专利公开了一种地址扩展电路和具有该电路的I2C通信接口芯片，第一触发模块根据第一信号和第二信号产生触发信号，第一信号为延时后的地址信号，第二信号为时钟线接口端输出的时钟信号，第二触发模块根据第一信号、第二信号和触发信号产生第一地址信号，第三触发模块根据第一信号、第二信号和触发信号产生第二地址信号，第四触发模块根据第一信号、第二信号和触发信号产生第三地址信号，地址编码器根据第一地址信号、第二地址信号和第三地址信号生成地址编码，且当地址端分别与电源端、接地端、数据线接口端和时钟线接口端相连时，地址编码器生成的地址编码各不相同，从而可以在不增加端口的情况下，实现芯片地址的扩展。但该技术方案电路复杂，占用的芯片面积大，成本较高。
[0005]公开号为CN108959155A的中国专利技术专利公开了一种地址扩展电路和I2C通信接口芯片，包括第一触发模块至第三触发模块和地址编码器；第一触发模块根据第一信号和第二信号产生第一地址信号，第一信号为与地址端相连的延时电路输出的延时后的地址信号，第二信号为时钟线接口端输出的时钟信号；第二触发模块根据第一信号和第二信号产生第二地址信号；第三触发模块根据第一信号和第二信号产生第三地址信号；地址编码器根据第一地址信号、第二地址信号和第三地址信号生成地址编码，且当地址端分别与电源端、接地端、数据线接口端和时钟线接口端相连时，地址编码器生成的地址编码各不相同，从而可以在不增加端口的情况下，实现芯片地址的扩展。但该技术方案电路复杂，占用的芯片面积大，成本较高。
[0006]因此，有必要提供一种新型的地址扩展电路、通信接口芯片及通信系统以解决现有技术中存在的上述问题。
技术实现思路
[0007]本专利技术的目的在于提供一种地址扩展电路、通信接口芯片及通信系统，在不增加地址引脚的前提下，实现从机地址扩展。
[0008]为了实现上述目的，本专利技术的所述地址扩展电路，包括：第一触发模块，用于接收地址端口信号，以产生第一地址信号；第二触发模块，用于接收串行数据线端口信号和所述地址端口信号，以产生第二地址信号；以及编码模块，与所述第一触发模块和所述第二触发模块连接，以根据所述第一地址信号和所述第二地址信号生成芯片地址编码。
[0009]所述地址扩展电路的有益效果在于：第一触发模块用于接收地址端口信号，以产生第一地址信号，第二触发模块用于接收串行数据线端口信号和所述地址端口信号，以产生第二地址信号，编码模块与所述第一触发模块和所述第二触发模块连接，以根据所述第一地址信号和所述第二地址信号生成芯片地址编码，能够在不增加地址引脚的前提下，实现从机地址扩展。
[0010]优选地，所述第一触发模块包括第一延时单元、第一异或门和第一触发器，所述第一延时单元的输出端与所述第一异或门的第一输入端连接，所述第一延时单元的输入端和所述第一异或门的第二输入端用于接收所述地址端口信号，所述第一异或门的输出端与所述第一触发器的时钟端连接，所述第一触发器的数据端接电源电压，所述第一触发器的输出端输出所述第一地址信号。其有益效果在于：便于根据地址端口信号生成第一地址信号。
[0011]进一步优选地，所述第一触发器为上升沿触发的异步复位触发器。
[0012]优选地，所述第二触发模块包括第一反相器、第二延时单元和第二触发器，所述第一反相器的输入端用于接收所述地址端口信号，所述第一反相器的输出端接所述第二延时单元的输入端，所述第二延时单元的输出端接所述第二触发器的数据端，所述第二触发器的时钟端用于接收所述串行数据线端口信号，所述第二触发器的输出端输出所述第二地址信号。其有益效果在于：便于根据地址端口信号和串行数据线端口信号生成第二地址信号。
[0013]进一步优选地，所述第二触发器为下降沿触发的异步复位触发器。
[0014]优选地，所述编码模块包括第二异或门、第二反相器和第三反相器，所述第二异或门的第一输入端用于接收所述第一地址信号，所述第二异或门的第二输入端用于接收所述第二地址信号，所述第二异或门的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端输出第一芯片地址编码，所述第三反相器的输入端用于接收所述第二地址信号，所述第三反相器的输出端输出第二芯片地址编码。其有益效果在于：便于根据第一地址信号和第二地址信号生成第一芯片地址编码和第二芯片地址编码。
[0015]本专利技术还提供了一种通信接口芯片，包括至少一个所述地址扩展电路。
[0016]所述通信接口芯片的有益效果在于：包括至少一个所述地址扩展电路，能够在不增加地址引脚的前提下，实现从机地址扩展。
[0017]优选地，所述通信接口芯片还包括电源端口、地电平端口、串行数据线端口、串行时钟线端口和至少一个地址端口，所述地址端口与所述电源端口、所述地电平端口、所述串行数据线端口或所述串行时钟线端口中的任意一个端口连接，以向所述地址扩展电路传输地址端口信号。其有益效果在于：能够生成四组芯片地址编码。
[0018]进一步优选地，所述地址扩展电路的数量与所述地址端口的数量相适配。
[0019]本专利技术还提供了一种通信系统，包括：主机；至少一个从机，所述从机包括所述通信接口芯片；以及I2C总线，用于连接所述主机和所述从机，以实现所述主机和所述从机之间的通讯。
[0020]所述通信系统的有益效果在于：所述从机包括所述通信接口芯片，能够在不增加地址引脚的前提下，实现从机地址扩展。
[0021]优选地，所述I2C总线包括串行数据线和串行时钟线，所述串行数据线连接所述主机的串行数据线端口和所述从机的串行数据线端口，所述串行时钟线连接所述主机的串行时钟线端口和所述从机的串行时钟线端口。其有益效果在于：实现了主机与从机之间的通信连接。
[0022]进一步优选地，所述通信系统还包括上拉电阻，所述串行数据线和所述串行时钟线分别通过所述上拉电阻与电源电压连接。
附图说明
[0023]图1为本发本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种地址扩展电路，其特征在于，包括：第一触发模块，用于接收地址端口信号，以产生第一地址信号；第二触发模块，用于接收串行数据线端口信号和所述地址端口信号，以产生第二地址信号；以及编码模块，与所述第一触发模块和所述第二触发模块连接，以根据所述第一地址信号和所述第二地址信号生成芯片地址编码。2.根据权利要求1所述的地址扩展电路，其特征在于，所述第一触发模块包括第一延时单元、第一异或门和第一触发器，所述第一延时单元的输出端与所述第一异或门的第一输入端连接，所述第一延时单元的输入端和所述第一异或门的第二输入端用于接收所述地址端口信号，所述第一异或门的输出端与所述第一触发器的时钟端连接，所述第一触发器的数据端接电源电压，所述第一触发器的输出端输出所述第一地址信号。3.根据权利要求2所述的地址扩展电路，其特征在于，所述第一触发器为上升沿触发的异步复位触发器。4.根据权利要求1所述的地址扩展电路，其特征在于，所述第二触发模块包括第一反相器、第二延时单元和第二触发器，所述第一反相器的输入端用于接收所述地址端口信号，所述第一反相器的输出端接所述第二延时单元的输入端，所述第二延时单元的输出端接所述第二触发器的数据端，所述第二触发器的时钟端用于接收所述串行数据线端口信号，所述第二触发器的输出端输出所述第二地址信号。5.根据权利要求4所述的地址扩展电路，其特征在于，所述第二触发器为下降沿触发的异步复位触发器。6.根据权利要求1所述的地址扩展电路，其特征在于，所述编码模块包括第二异或门、第二反相器和第三反相器，所述第二异或...
【专利技术属性】
技术研发人员：任建军，
申请(专利权)人：上海亿存芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。