一种半导体制造方法及其结构技术

本发明专利技术提供一种半导体制造方法及其结构，所述半导体制造方法包括：提供一基底；形成金属互联层于所述基底上；形成金属层于所述金属互联层上；形成氧化层于金属层上；对所述氧化层和所述基底进行刻蚀，以形成沟槽；形成第一隔离氧化层于所述沟槽上，所述第一隔离氧化层覆盖所述沟槽底部；形成第二隔离氧化层于所述第一隔离氧化层上；形成氮化层于所述第二隔离氧化层上。通过本发明专利技术提供的一种半导体制造方法及其结构，提高填洞能力，改善填洞后的形貌，改善钝化层平坦度，降低生产成本。降低生产成本。降低生产成本。

【技术实现步骤摘要】
一种半导体制造方法及其结构


[0001]本专利技术属于半导体
，特别是涉及一种半导体的制造方法及其结构。

技术介绍

[0002]现有技术中，半导体制程中的平坦化制程主要为化学机械抛光，通过采用匹配后的磨料和抛光垫，使得具有金属和介质层的衬底局部和全局进行平坦化处理，但是使用化学机械抛光将会引起新的问题：当通过采用化学气相淀积的制造方法生长一层氧化层，由于环境差异，使得大块金属层与密集区金属层在填洞工艺完成后形成一定厚度的高度差，进一步形成了牺牲层的高度差，采用化学机械抛光工艺对牺牲层部分进行打磨与抛光，则需要增加配套设备和材料，生产成本增加；另外，化学机械抛光工艺中机械臂上刀口与晶圆之间的压力过大，引起晶圆表面的金属层发生形变，将会影响工艺制程的可靠性，降低半导体芯片良品率和可靠性。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体制造方法及其结构，通过优化高密度等离子体化学气相淀积工艺，改善钝化层的平坦度，改善导电粒子压合的均匀性，提高制程的可靠性。
[0004]为解决上述技术问题，本专利技术是通过以下技术方案实现的：本专利技术提供一种半导体制造方法，其包括：提供一基底，所述基底包括堆叠结构；形成金属互联层于所述堆叠结构上；形成金属层于所述金属互联层上；形成氧化层于所述金属层上；对所述氧化层及所述金属层进行刻蚀，以形成沟槽；形成第一隔离氧化层于所述沟槽内，所述第一隔离氧化层覆盖所述沟槽底部；形成第二隔离氧化层于所述第一隔离氧化层上；形成氮化层于所述第二隔离氧化层上。
>[0005]在本专利技术的一个实施例中，形成第一隔离氧化层于所述沟槽上，包括，获取第一阶段淀积速率及第一阶段刻蚀速率；依据所述第一阶段淀积速率及所述第一阶段刻蚀速率，预设第一阶段淀积刻蚀比；根据所述第一阶段淀积刻蚀比，填充所述沟槽，且低于所述金属层顶部的位置，形成第一隔离氧化层。
[0006]在本专利技术的一个实施例中，所述第一阶段淀积速率包括在循环沉积刻蚀过程中的净沉积速率和刻蚀速率。
[0007]在本专利技术的一个实施例中，所述第一阶段淀积刻蚀比的范围为2~3。
[0008]在本专利技术的一个实施例中，形成第二隔离氧化层于所述第一隔离氧化层上，包括，获取第二阶段淀积速率及第二阶段刻蚀速率；依据所述第二阶段淀积速率及所述第二阶段刻蚀速率，预设第二阶段淀积刻蚀比；根据所述第二阶段淀积刻蚀比，填充所述沟槽，且位于所述沟槽的顶部及所述氧化层顶部的位置，形成第二隔离氧化层。
[0009]在本专利技术的一个实施例中，所述第二阶段淀积刻蚀比的范围为6~8。
[0010]在本专利技术的一个实施例中，所所述第二隔离氧化层全覆盖所述第一隔离氧化层顶部及所述氧化层顶部。
[0011]在本专利技术的一个实施例中，所述第二隔离氧化层包括填埋层及中介层，所述填埋层的深宽比小于所述沟槽的深宽比。
[0012]在本专利技术的一个实施例中，所述沟槽非密集区为第一区域，所述沟槽密集区为第二区域，所述第一区域的厚度大于所述第二区域的厚度。
[0013]本专利技术提供一种半导体结构，包括，基底，包括堆叠结构；金属互联层，其设置在所述堆叠结构上；金属层，其设置在所述金属互联层上；氧化层，其设置在所述金属层上；沟槽，其设置在所述氧化层上，且贯穿于所述氧化层，并位于所述基底上；第一隔离氧化层，其设置在所述沟槽上；第二隔离氧化层，其设置在所述第一隔离氧化层上；氮化层，其设置在所述第二隔离氧化层上，且全局覆盖所述第二隔离氧化层。
[0014]本专利技术提供一种半导体制造方法，通过将在第一阶段淀积刻蚀比及第二阶段刻蚀比的条件下对沟槽内的进行隔离氧化层的填充，在不增加化学机械抛光制程的情况下，通过优化高密度等离子体化学气相沉积制程，改善沉积速率和刻蚀速率，通过沉淀/刻蚀速率相互搭配，改善高密度等离子体工艺中的填洞能力和高密度等离子体工艺下的密集区氧化层的形貌，在控制氧化层厚度不变的条件下，减小沉积后位于大块金属层区氮化层厚度与密集金属层区氮化层厚度之间的高度差，进一步提升钝化层的平坦度，该方法工艺流程简单，节约时间和资金成本，也不会引入新的缺陷，绝缘介质在各个薄膜层之间均匀无孔的填充, 以提供充分有效的隔离保护。
[0015]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0016]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为一种半导体制造方法于一实施例的步骤S1
‑
S8的流程图。
[0018]图2为一种半导体制造方法的于一实施例的步骤S1~S3对应的结构示意图。
[0019]图3为一种半导体制造方法的于一实施例的步骤S4对应的结构示意图。
[0020]图4
‑
图6为一种半导体制造方法的于一实施例的步骤S5对应的结构示意图。
[0021]图7为一种半导体制造方法的于一实施例的步骤S6的流程图。
[0022]图8为一种半导体制造方法的于一实施例的步骤S6对应的结构示意图。
[0023]图9为一种半导体制造方法的于一实施例的步骤S7的流程图。
[0024]图10
‑
图13为一种半导体制造方法的于一实施例的步骤S7对应的结构示意图。
[0025]图14为一种半导体制造方法的于一实施例的步骤S8对应的结构示意图。
[0026]图15为一种半导体制造方法的于一实施例的半导体封装结构的示意图。
[0027]图16为一种半导体制造方法的于一实施例的半导体结构的示意图。
[0028]附图中，各标号所代表的部件列表如下：1 基底100金属互联层100a第一堆叠金属层100b第二堆叠金属层101金属层102氧化层103沟槽103a开口104第一隔离氧化层105 第二隔离氧化层105a填埋层105b中介层106氮化层A第一区域B第二区域
具体实施方式
[0029]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0030]随着集成度的提高和特征尺寸的减小，布线密度增加，用于器件之间以及布线之间电气隔离的绝缘钝化膜是非常重要的，在半导体制造方法中，采用在半导体器件表面覆盖保护介质膜，以防止表面污染的工艺。由于半导体表面与内部结构的差异（表面晶格原子终止而存在悬挂键，即未饱和的键），导致表面与内部性质的不同，使得大块金属层与密集区的金属层之间形成一定间距的高度差，因此采用平坦化制程进行保护介质膜的表面处理。
[0031]半导体制程中的平坦化制程主本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体制造方法，其特征在于，至少包括，提供一基底，所述基底包括堆叠结构；形成金属互联层于所述堆叠结构上；形成金属层于所述金属互联层上；形成氧化层于所述金属层上；对所述氧化层及所述金属层进行刻蚀，以形成沟槽；形成第一隔离氧化层于所述沟槽内，所述第一隔离氧化层覆盖所述沟槽底部；形成第二隔离氧化层于所述第一隔离氧化层上；形成氮化层于所述第二隔离氧化层上。2.根据权利要求1所述的制造方法，其特征在于，形成第一隔离氧化层于所述沟槽上包括：获取第一阶段淀积速率及第一阶段刻蚀速率；依据所述第一阶段淀积速率及所述第一阶段刻蚀速率，预设第一阶段淀积刻蚀比；根据所述第一阶段淀积刻蚀比，填充所述沟槽，且在低于所述金属层顶部的位置，形成第一隔离氧化层。3.根据权利要求2所述的制造方法，其特征在于，所述第一阶段淀积速率包括在循环沉积刻蚀过程中的净沉积速率和刻蚀速率。4.根据权利要求2所述的制造方法，其特征在于，所述第一阶段淀积刻蚀比的范围为2~3。5.根据权利要求1所述的制造方法，其特征在于，形成第二隔离氧化层于所述第一隔离氧化层上包括：获取第二阶段淀积速率及第二阶段刻蚀速率；依据所述第二阶段淀积速率及所述第二阶段刻蚀速率，预设第二阶段淀积刻蚀...

【专利技术属性】
技术研发人员：张晓妍，杨宗凯，曾伟翔，丁笙玹，周志文，
申请(专利权)人：晶芯成北京科技有限公司，
类型：发明
国别省市：