直接内存存取单元及控制部件制造技术

本申请提供了直接内存存取单元及控制部件。直接内存存取DMA单元接收数据搬移请求，数据搬移请求携带源地址；在源地址指向主机或闪存芯片时，响应于数据搬移请求，DMA单元访问源地址，以获取第一数据；DMA单元访问源地址时起的预设时长之后，输出缓存分配请求，以获取目标地址，预设时长大于等于0；在获得目标地址后，将第一数据搬移至目标地址所在的存储空间。本申请用以解决现有技术中主机和闪存芯片之间的数据传输时间长的技术问题，并达到提高数据传输过程中控制部件的交互速度，进而提高控制部件的数据传输速度、减少数据传输时间的效果。效果。效果。

【技术实现步骤摘要】
直接内存存取单元及控制部件


[0001]本申请涉及存储技术，特别地，涉及直接内存存取单元及控制部件。

技术介绍

[0002]图1展示了固态存储设备的框图。固态存储设备102同主机相耦合，用于为主机提供存储能力。主机同固态存储设备102之间可通过多种方式相耦合，耦合方式包括但不限于通过例如SATA(Serial Advanced Technology Attachment，串行高级技术附件)、SCSI(Small Computer System Interface，小型计算机系统接口)、SAS(Serial Attached SCSI，串行连接SCSI)、IDE(Integrated Drive Electronics，集成驱动器电子)、USB(Universal Serial Bus，通用串行总线)、PCIE(Peripheral Component Interconnect Express,PCIe，高速外围组件互联)、NVMe(NVM Express，高速非易失存储)、以太网、光纤通道、无线通信网络等连接主机与固态存储设备102。主机可以是能够通过上述方式同存储设备相通信的信息处理设备，例如，个人计算机、平板电脑、服务器、便携式计算机、网络交换机、路由器、蜂窝电话、个人数字助理等。存储设备102包括接口103、控制部件104、一个或多个NVM芯片105以及DRAM(Dynamic Random Access Memory，动态随机访问存储器)110。
[0003]NAND闪存、相变存储器、FeRAM(Ferroelectric RAM，铁电存储器)、MRAM(Magnetic Random Access Memory，磁阻存储器)、RRAM(Resistive Random Access Memory，阻变存储器)、XPoint存储器等是常见的NVM。
[0004]接口103可适配于通过例如SATA、IDE、USB、PCIE、NVMe、SAS、以太网、光纤通道等方式与主机交换数据。
[0005]控制部件104用于控制在接口103、NVM芯片105以及DRAM 110之间的数据传输，还用于存储管理、主机逻辑地址到闪存物理地址映射、擦除均衡、坏块管理等。控制部件104可通过软件、硬件、固件或其组合的多种方式实现，例如，控制部件104可以是FPGA(Field-programmable gate array，现场可编程门阵列)、ASIC(Application Specific Integrated Circuit，应用专用集成电路)或者其组合的形式。控制部件104也可以包括处理器或者控制器，在处理器或控制器中执行软件来操纵控制部件104的硬件来处理IO(Input/Output)命令。控制部件104还可以耦合到DRAM 110，并可访问DRAM 110的数据。在DRAM可存储FTL表和/或缓存的IO命令的数据。
[0006]控制部件104包括闪存接口控制器(或称为介质接口控制器、闪存通道控制器)，闪存接口控制器耦合到NVM芯片105，并以遵循NVM芯片105的接口协议的方式向NVM芯片105发出命令，以操作NVM芯片105，并接收从NVM芯片105输出的命令执行结果。已知的NVM芯片接口协议包括“Toggle”、“ONFI”等。
[0007]随着信息量的飞速增长，存储设备与主机之间进行单次数据传输都会携带大量的数据，并且受到闪存的存储特性的影响，主机和闪存之间无法直接进行数据传输。因此，目前控制部件中通常设置有缓存，该缓存用于临时存放待传输的数据。设置了缓存，控制部件传输数据的过程就分成的两个阶段，一个阶段为主机和缓存之间数据传输，另一个阶段为
缓存和存储设备之间数据传输。因此，现有技术实现了主机到闪存芯片的数据传输，但不可避免地，将数据分成两个阶段进行传输增加了控制部件内部的信息交互次数，从而存在主机到闪存芯片之间的数据传输时间长的技术问题。

技术实现思路

[0008]为了解决现有技术中主机到闪存芯片之间的数据传输时间长的技术问题，本申请提供了直接内存存取单元及控制部件。
[0009]根据本申请的第一方面，提供了根据本申请的第一方面的第一直接内存存取DMA单元，所述DMA单元接收数据搬移请求，所述数据搬移请求携带源地址和工作模式；在所述源地址指向主机或闪存芯片时，响应于所述数据搬移请求，所述DMA单元访问所述源地址，以获取第一数据；所述DMA单元访问所述源地址时起的预设时长之后，输出缓存分配请求，以获取目标地址，所述预设时长大于等于0；在获得所述目标地址后，将所述第一数据搬移至所述目标地址所在的存储空间。
[0010]根据本申请第一方面的第一DMA单元，提供了根据本申请的第一方面的第二DMA单元，所述DMA单元包括定时模块、控制逻辑模块和触发器，其中，接收到所述数据搬移请求之后，所述控制逻辑模块解析所述数据搬移请求，获取解析结果。
[0011]根据本申请第一方面的第二DMA单元，提供了根据本申请的第一方面的第三DMA单元，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；以及所述控制逻辑模块向所述定时模块发送计时开始信号；响应于所述计时开始信号，所述定时模块开始计时，在计时时间到达所述预设时长之后，所述定时模块向所述控制逻辑模块反馈计时完成信号；响应于所述计时完成信号，所述控制逻辑模块向所述缓存管理器发送所述缓存分配请求。
[0012]根据本申请第一方面的第二或第三DMA单元，提供了根据本申请的第一方面的第四DMA单元，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；以及所述控制逻辑模块向所述缓存管理器发送所述缓存分配请求；在接收到所述缓存管理器反馈的所述目标地址之前，若已获取到所述第一数据，利用所述触发器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址；接收到所述目标地址之后，所述控制逻辑模块控制总线，将所述触发器中的数据和所述总线中的部分第一数据，搬移至所述目标地址所在的存储空间。
[0013]根据本申请第一方面的第二DMA单元，提供了根据本申请的第一方面的第五DMA单元，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；在接收到所述第一数据之后，所述控制逻辑模块，向所述缓存管理器发送所述缓存分配请求，并利用缓冲寄存器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址；接收到所述目标地址之后，所述控制逻辑模块控制总线，将所述缓冲寄存器中的数据和所述总线中的部分第一数据，搬移至所述目标地址所在的存储空间。
[0014]根据本申请第一方面的第四DMA单元，提供了根据本申请的第一方面的第六DMA单元，所述利用所述触发器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址，包括：所述控制逻辑模块每个周期向所述触发器发送启动信号，直至接收到所述目标地址，停止发送所述启动信号；所述触发器接收到所述启动信号后，保存当
前周期本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种直接内存存取DMA单元，其特征在于，所述DMA单元接收数据搬移请求，所述数据搬移请求携带源地址；在所述源地址指向主机或闪存芯片时，响应于所述数据搬移请求，所述DMA单元访问所述源地址，以获取第一数据；所述DMA单元访问所述源地址时起的预设时长之后，输出缓存分配请求，以获取目标地址，所述预设时长大于等于0；在获得所述目标地址后，将所述第一数据搬移至所述目标地址所在的存储空间。2.如权利要求1所述的DMA单元，其特征在于，所述DMA单元包括定时模块、控制逻辑模块和触发器，其中，接收到所述数据搬移请求之后，所述控制逻辑模块解析所述数据搬移请求，获取解析结果。3.如权利要求2所述的DMA单元，其特征在于，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；以及所述控制逻辑模块向所述定时模块发送计时开始信号；响应于所述计时开始信号，所述定时模块开始计时，在计时时间到达所述预设时长之后，所述定时模块向所述控制逻辑模块反馈计时完成信号；响应于所述计时完成信号，所述控制逻辑模块输出所述缓存分配请求。4.如权利要求2或3所述的DMA单元，其特征在于，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；以及所述控制逻辑模块输出所述缓存分配请求；在接收到所述缓存管理器反馈的所述目标地址之前，若已获取到所述第一数据，利用所述触发器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址；接收到所述目标地址之后，所述控制逻辑模块控制总线，将所述触发器中的数据和所述总线中的部分第一数据，搬移至所述目标地址所在的存储空间。5.如权利要求2所述的DMA单元，其特征在于，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；在接收到所述第一数据之后，所述控制逻辑模块，向所述缓存管理器发送所述缓存分配请求，并利用缓冲寄存器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址；接收到所述目标地址之后，所述控制逻辑模块控制总线，将所述缓冲寄存器中的数据和所述总线中的部分第一数据，搬移至所述目标地址所在的存储空间。6.如权利要求4所述的DMA单元，其特征在于，所述利用所述触发器暂时保存所述第一数据中已传输至所述DMA单...

【专利技术属性】
技术研发人员：何振，张泽，刘传杰，介百瑞，涂友钢，
申请(专利权)人：北京忆芯科技有限公司，
类型：发明
国别省市：