存储器结构及其制造方法技术

本发明专利技术提供一种存储器结构的制造方法，包括以下步骤。在栅极堆叠结构的侧壁上形成间隙壁层。形成覆盖间隙壁层与栅极堆叠结构的保护材料层。在保护材料层上形成罩幕材料层。罩幕材料层在相邻两个栅极堆叠结构之间具有孔洞。位于栅极堆叠结构正上方的保护材料层的顶部与罩幕材料层的顶部之间的第一距离大于孔洞的顶部与孔洞正上方的罩幕材料层的顶部之间的第二距离与孔洞的底部与孔洞正下方的罩幕材料层的底部之间的第三距离的总和。对罩幕材料层进行蚀刻制程，而形成彼此分离的多个第一罩幕层。上述存储器结构的制造方法可有效地降低离子对存储器操作所造成的不良影响。低离子对存储器操作所造成的不良影响。低离子对存储器操作所造成的不良影响。

【技术实现步骤摘要】
存储器结构及其制造方法


[0001]本专利技术涉及一种半导体元件及其制造方法，尤其涉及一种存储器结构及其制造方法。

技术介绍

[0002]非易失性存储器元件(如，快闪存储器元件)近年来逐渐成为存储媒体的主流技术之一。然而，在非易失性存储器元件的制造过程中，难以避免地会产生一些离子，且这些离子会对存储器操作造成不良影响，进而降低存储器元件的可靠度。

技术实现思路

[0003]本专利技术提供一种存储器结构及其制造方法，其可有效地降低离子对存储器操作所造成的不良影响。
[0004]本专利技术提出一种存储器结构的制造方法，包括以下步骤。在基底上形成多个栅极堆叠结构。在栅极堆叠结构的侧壁上形成间隙壁层。间隙壁层连接在相邻两个栅极堆叠结构之间。形成覆盖间隙壁层与栅极堆叠结构的保护材料层。在保护材料层上形成罩幕材料层。罩幕材料层在相邻两个栅极堆叠结构之间具有孔洞。位于栅极堆叠结构正上方的保护材料层的顶部与罩幕材料层的顶部之间的第一距离大于孔洞的顶部与孔洞正上方的罩幕材料层的顶部之间的第二距离与孔洞的底部与孔洞正下方的罩幕材料层的底部之间的第三距离的总和。对罩幕材料层进行蚀刻制程，而形成彼此分离的多个第一罩幕层。第一罩幕层覆盖位于栅极堆叠结构上的保护材料层，且暴露出位于相邻两个栅极堆叠结构的底部之间的部分保护材料层。移除由第一罩幕层所暴露出的部分保护材料层，而形成彼此分离的多个保护层。
[0005]本专利技术提出一种存储器结构，包括基底、栅极堆叠结构、间隙壁与保护层。栅极堆叠结构设置在基底上。间隙壁设置在栅极堆叠结构的侧壁上。间隙壁在邻近于基底处具有阶梯结构。阶梯结构包括彼此相连的第一阶与第二阶。第一阶位于栅极堆叠结构与第二阶之间。第一阶高于第二阶且低于间隙壁的顶部。保护层覆盖栅极堆叠结构与间隙壁。
[0006]基于上述，在本专利技术所提出的存储器结构的制造方法中，由于保护层覆盖间隙壁层与栅极堆叠结构，因此可通过保护层阻挡离子进入间隙壁层及栅极堆叠结构。藉此，可有效地降低离子对存储器操作所造成的不良影响，进而可提升存储器元件的可靠度。此外，罩幕材料层在相邻两个栅极堆叠结构之间具有孔洞，且位于栅极堆叠结构正上方的保护材料层的顶部与罩幕材料层的顶部之间的第一距离大于孔洞的顶部与孔洞正上方的罩幕材料层的顶部之间的第二距离与孔洞的底部与孔洞正下方的罩幕材料层的底部之间的第三距离的总和。如此一来，在对罩幕材料层进行的蚀刻制程中，可通过自对准的方式形成彼此分离的多个第一罩幕层，进而可降低制程复杂度与制造成本。
[0007]另外，在本专利技术所提出的存储器结构中，由于保护层覆盖间隙壁及栅极堆叠结构，因此可通过保护层阻挡离子进入间隙壁及栅极堆叠结构。此外，由于保护层仅暴露出间隙
壁的阶梯结构中的高度较低的第二阶的侧壁，因此可有效地缩小离子进入间隙壁的通道，进而降低离子进入间隙壁的数量。藉此，可有效地降低离子对存储器操作所造成的不良影响，进而可提升存储器元件的可靠度。
[0008]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0009]图1A至图1L为本专利技术一实施例的存储器结构的制造流程剖面图。
[0010]附图标号说明：
[0011]10：存储器结构
[0012]100：基底
[0013]102：栅极堆叠结构
[0014]104：电荷存储层
[0015]106：栅极
[0016]108、110、122a、122b：介电层
[0017]112：导体层
[0018]114、114a、114b：顶盖层
[0019]116：间隙壁材料层
[0020]116a：间隙壁层
[0021]116b：间隙壁
[0022]118：保护材料层
[0023]118a：保护层
[0024]120：罩幕材料罩
[0025]120a：幕幕层
[0026]122：介电材料层
[0027]124：非晶硅层
[0028]124a、126：多晶硅层
[0029]128：置换层
[0030]130：罩幕层
[0031]132：接触窗
[0032]CP：中央部
[0033]D1、D2、D3：距离
[0034]OP1、OP2：开口
[0035]S1：第一阶
[0036]S2：第二阶
[0037]SP：侧部
[0038]SS：阶梯结构
[0039]V1：孔洞
具体实施方式
[0040]请参照图1A，在基底100上形成多个栅极堆叠结构102。基底100例如是半导体基底，如硅基底。栅极堆叠结构102可包括彼此隔离的电荷存储层104与栅极106。电荷存储层104位于栅极106与基底100之间。电荷存储层104可为浮置栅极(floating gate)或电荷捕捉层(charge trapping layer)。浮置栅极的材料例如是掺杂多晶硅或未掺杂多晶硅。电荷捕捉层的材料例如是氮化硅。在本实施例中，电荷存储层104是以浮置栅极为例来进行说明，但本专利技术并不以此为限。此外，在相邻两个栅极堆叠结构102之间可具有开口OP1。
[0041]另外，栅极堆叠结构102还可包括介电层108、介电层110、导体层112与顶盖层114中的至少一者。介电层108位于电荷存储层104与基底100之间。介电层108的材料例如是氧化硅。介电层110位于栅极106与电荷存储层104之间，藉此电荷存储层104与栅极106可彼此隔离。介电层110的材料例如是氧化硅、氮化硅或其组合。在本实施例中，介电层110是以氧化硅层/氮化硅层/氧化硅层(ONO)的复合层为例来进行说明，但本专利技术并不以此为限。导体层112位于栅极106上。导体层112的材料例如是金属(如，钨)或金属硅化物(如，硅化钴或硅化镍)。顶盖层114位于导体层112上。顶盖层114可为单层结构或多层结构。在本实施例中，顶盖层114是以多层结构为例来进行说明。举例来说，顶盖层114可包括顶盖层114a与顶盖层114b。顶盖层114a位于顶盖层114b与导体层112之间。顶盖层114a的材料例如是氮化硅。顶盖层114b的材料例如是氧化硅。
[0042]另外，栅极堆叠结构102可通过沉积制程与图案化制程所形成，但本专利技术并不以此为限。
[0043]接着，形成覆盖栅极堆叠结构102的间隙壁材料层116。间隙壁材料层116的材料例如是氧化物材料，如氧化硅。间隙壁材料层116的形成方法例如是热氧化法或化学气相沉积法。
[0044]请参照图1B，对间隙壁材料层116进行蚀刻制程(如，干式蚀刻制程)，而在栅极堆叠结构102的侧壁上形成间隙壁层116a，其中间隙壁层116a连接在相邻两个栅极堆叠结构102之间。间隙壁层116a可暴露出栅极堆叠结构102的顶部。在一些实施例中，在进行上述干式蚀刻制程的过程中，会有聚合物累积在邻近于基底100的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器结构的制造方法，包括：在基底上形成多个栅极堆叠结构；在所述多个栅极堆叠结构的侧壁上形成间隙壁层，其中所述间隙壁层连接在相邻两个栅极堆叠结构之间；形成覆盖所述间隙壁层与所述多个栅极堆叠结构的保护材料层；在所述保护材料层上形成罩幕材料层，其中所述罩幕材料层在相邻两个栅极堆叠结构之间具有孔洞，且位于所述多个栅极堆叠结构正上方的所述保护材料层的顶部与所述罩幕材料层的顶部之间的第一距离大于所述孔洞的顶部与所述孔洞正上方的所述罩幕材料层的顶部之间的第二距离与所述孔洞的底部与所述孔洞正下方的所述罩幕材料层的底部之间的第三距离的总和；对所述罩幕材料层进行蚀刻制程，而形成彼此分离的多个第一罩幕层，其中所述多个第一罩幕层覆盖位于所述多个栅极堆叠结构上的所述保护材料层，且暴露出位于相邻两个栅极堆叠结构的底部之间的部分所述保护材料层；以及移除由所述多个第一罩幕层所暴露出的部分所述保护材料层，而形成彼此分离的多个保护层。2.根据权利要求1所述的存储器结构的制造方法，其中所述间隙壁层在邻近于所述基底处具有阶梯结构，所述阶梯结构包括彼此相连的第一阶与第二阶，所述第一阶位于所述栅极堆叠结构与所述第二阶之间，且所述第一阶高于所述第二阶且低于所述间隙壁层的顶部。3.根据权利要求1所述的存储器结构的制造方法，其中在移除部分所述保护材料层之后或在移除部分所述保护材料层的过程中，移除所述多个第一罩幕层。4.根据权利要求1所述的存储器结构的制造方法，还包括：形成覆盖所述多个保护层与所述间隙壁层的介电材料层；在所述介电材料层上形成置换层，其中所述置换层填满相邻两个栅极堆叠结构之间的第一开口；移除所述多个栅极堆叠结构的顶面上方的部分所述置换层，而形成暴露出部分所述介电材料层的多个第二开口；以及在所述多个第二开口中形成多个第二罩幕层。5.根据权利要求4所述的存储器结构的制造方法，还包括...

【专利技术属性】
技术研发人员：许哲睿，吕俊昇，童盈辅，廖振伟，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：