半导体装置的制造方法制造方法及图纸

本发明专利技术实施例公开了一种半导体装置及半导体装置的制造方法，并针对形成用于相邻鳍式场效晶体管(finFET)的源极/漏极接触插塞。相邻鳍式场效晶体管的源极/漏极区域嵌入层间介电质中，并通过隔离(isolating)相邻鳍式场效晶体管的栅极电极的切割金属栅极(cut‑metal gate，CMG)结构的隔离区域分隔(separated)。前述方法包括使隔离区域凹入；及形成穿过层间介电质的接触插塞开口，以经由接触插塞开口暴露设置在源极/漏极区域上方的接触蚀刻停止层的一部分，且接触蚀刻停止层与隔离区域的材料不同。一旦经暴露，则移除接触蚀刻停止层的一部分，并在接触插塞开口中形成导电材料。导电材料与相邻鳍式场效晶体管的源极/漏极区域接触并与隔离区域接触。

【技术实现步骤摘要】
半导体装置的制造方法
本专利技术实施例涉及半导体装置，尤其涉及用于相邻finFET的源极/漏极接触插塞的半导体装置及其制造方法。
技术介绍
半导体装置用于各种电子应用，诸如：举例而言个人电脑、移动电话、数码相机及其他电子设备。通常通过在半导体基板上方按顺序地沉积绝缘或介电层、导电层及半导体层的各种材料，并使用光刻将各种材料层图案化，以形成电路组件及元件在半导体基板上而制造出半导体装置。半导体
通过不断地缩减最小部件(feature)的尺寸，而持续改善了各种电子组件(例如：晶体管、二极管、电阻器、电容器等)的集成密度，这使得更多的组件可以被整合至指定的面积内。然而，随着最小部件的尺寸缩减，需要解决其所衍生出的其他问题。
技术实现思路
一实施例是关于一种方法。所述方法包括：蚀刻隔离区域。隔离区域包括第一介电材料且嵌入(embedded)在介电层中。蚀刻开口在介电层中，且经由开口暴露接触蚀刻停止层的第一部分，并经由开口暴露接触蚀刻停止层的第二部分。隔离区域设置在介于接触蚀刻停止层的第一部分与第二部分之间。移除接触蚀刻停止层的第一部分，且经由开口暴露第一源极/漏极区域。接触蚀刻停止层包括第二介电材料。第二介电材料不同于第一介电材料。移除接触蚀刻停止层的第二部分，且经由开口暴露第二源极/漏极区域。形成连通第一源极/漏极区域及第二源极/漏极区域的接触物在开口中。另一实施例是关于一种方法。所述方法包括：形成空腔在层间介电质中以暴露隔离结构，并经由空腔暴露第二介电材料。经暴露的第二介电材料在于空腔中的经暴露的隔离结构上。第二介电材料不同于隔离结构的介电材料。暴露隔离结构之后，移除第二介电材料的第一部分及第二部分，以经由空腔来暴露第一鳍式场效晶体管(FinField-EffectTransistor，finFET)的第一源极/漏极区域以及第二finFET的第二源极/漏极区域。在空腔中沉积导电材料以形成连通第一源极/漏极区域及第二源极/漏极区域的接触插塞(plug)。又另一实施例是关于一种半导体装置。所述半导体装置包括层间介电质、第一装置的第一源极/漏极区域、第二装置的第二源极/漏极区域、隔离区域以及接触物。层间电介质包括第一介电材料。第一装置的第一源极/漏极区域嵌入在层间介电质中。第二装置的第二源极/漏极区域嵌入在层间介电质中。隔离区域包括嵌入在层间电介质中的第二介电材料，且设置在介于第一装置及第二装置之间。接触物经由接触蚀刻停止层的第一部分连接至第一源极/漏极区域，且经由接触蚀刻停止层的第二部分连接至第二源极/漏极区域。接触蚀刻停止层包括不同于第二介电材料的第三介电材料。附图说明根据以下的详细说明并配合所附附图，能够最好的理解本公开的所有态样。应注意的是，根据本
的一般作业，各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。图1是根据一些实施例，描绘FinFET的范例的三维视图(three-dimensionalview)。图2至7、8A、8B、9A、9B、10A至10C、11A至11C、12A、12B、13A、13B、14A至14C、15A至15D、16A至16D、17、18以及19A至19C是根据一些实施例，在制造FinFET的中间阶段的剖面图。附图标记说明如下：50:基板50N,50P:区域52:鳍片54:绝缘材料56:浅沟槽隔离区域58:通道区域60:虚设介电层62:虚设栅极层64,163:掩膜层72:虚设栅极74:掩膜80:栅极密封间隙物82:源极/漏极区域86:栅极间隙物87:接触蚀刻停止层88:第一层间介电质89:区域90:凹部92:栅极介电层94,106:栅极电极94A:衬层94B:功函数调整层94C:填充材料95,95A,95B:金属栅极堆叠物96:栅极掩膜108:第二层间介电质110:栅极接触物112:源极/漏极接触物156:切割金属栅极开口160:隔离层162:介电隔离区域164:第一开口166:第二开口170:接触导孔开口182:外延生长物D1:第一深度D2:第二深度D3:第三深度H1:第一高度H2:第二高度H3:第三高度H4:第四高度H5:第五高度L1:第一长度L2:第二长度R1:第一比例R2:第二比例W1:第一宽度W2:第二宽度W3:第三宽度具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同部件(features)。以下的公开内容叙述组件及排列方式的特定范例，以简化本公开。当然，这些特定的范例仅为示例，而非用以限定。举例而言，若是本公开叙述了将一第一部件形成于一第二部件之上(over)或上(on)，即表示其可能包括上述第一部件与上述第二部件是直接接触(indirectcontact)的实施例，且亦可能包括了将其他部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与第二部件可能未直接接触的实施例。另外，本公开不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或配置之间有特定的关系。此外，在本文中所用的空间相关用词，诸如“在……下方(beneath)”、“下方(below)”、“较低的(lower)”、“上方(above)”、“较高的(upper)”及类似的用词，是为了便于描述附图中一个元件(element)或部件与另一个(些)元件或部件之间的关系。除了在附图中绘示的方位外，这些空间相关用词意欲包括使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位)，则在本文中使用的空间相关用词也可依此相同解释。图1以三维视图显示根据一些实施例的鳍式场效晶体管(FinField-EffectTransistor，finFET)的范例。FinFET包括在基板50(例如，半导体基板)上的鳍片52。浅沟槽隔离(ShallowTrenchIsolation，STI)区域56设置在基板50中，且鳍片52从邻近的(neighboring)的STI区域56之间突出且突出于邻近的STI区域56之间的上方。尽管STI区域56描述/显示为与基板50分隔(separate)，但是如本文中所使用的，用语“基板(substrate)”可以用于仅指半导体基板或包括隔离区域的半导体基板。另外，尽管鳍片52描述为与基板50相同的单一连续材料，但是鳍片52及/或基板50可包括单一材料或多个材料。在这种情况下，鳍片52是指在邻近的STI区域56之间延伸的部分。栅极介电层92沿着鳍片52的侧壁且在鳍片52本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，包括：/n蚀刻一隔离区域，该隔离区域包括一第一介电材料且嵌入在一介电层中；/n蚀刻一开口在该介电层中，且经由该开口暴露一接触蚀刻停止层的一第一部分，并经由该开口暴露该接触蚀刻停止层的一第二部分，该隔离区域设置在介于该接触蚀刻停止层的该第一部分与该第二部分之间；/n移除该接触蚀刻停止层的该第一部分，且经由该开口暴露一第一源极/漏极区域，该接触蚀刻停止层包括一第二介电材料，该第二介电材料不同于该第一介电材料；/n移除该接触蚀刻停止层的该第二部分，且经由该开口暴露一第二源极/漏极区域；以及/n形成连通该第一源极/漏极区域及该第二源极/漏极区域的一接触物在该开口中。/n

【技术特征摘要】
20191220 US 16/723,2181.一种半导体装置的制造方法，包括：
蚀刻一隔离区域，该隔离区域包括一第一介电材料且嵌入在一介电层中；
蚀刻一开口在该介电层中，且经由该开口暴露一接触蚀刻停止层的一第一部分，并经由该开口暴露该接触蚀刻停止层的一第二部分，该隔离区域设置在介于该接触蚀刻...

【专利技术属性】
技术研发人员：陈彦廷，李威养，杨丰诚，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71