高耐电压低损耗硅基薄膜电容器及其制备方法技术

本发明专利技术所述高耐电压低损耗硅基薄膜电容器，从下至上依次由下电极‑低阻硅衬底‑电介质薄膜‑上电极组成并结合成一体，或者从下至上依次由下电极‑低阻硅衬底‑LaNiO

【技术实现步骤摘要】
高耐电压低损耗硅基薄膜电容器及其制备方法
本专利技术属于薄膜电容器领域，特别涉及硅基薄膜电容器及其制备方法。
技术介绍
随着电子产品的小型化，分立式的无源器件在线路板中所占体积比也越来越大，与电子线路“微型化、集成化、智能化”的发展趋势的矛盾日渐突出。电容器作为最基本的无源器件，小体积，大容量，低功耗，高稳定性已成为新一代电容器的发展方向。采用薄膜工艺制备的硅基电容器因其体积小，损耗小，功耗低的特点被认为是未来电容器的发展方向之一。从实际应用的角度来看，电介质薄膜电容器要在现有以及未来的先进电子系统中更广泛地应用，还有许多技术难题需要攻克。其中一个突出的问题是，目前常用的电子技术对电子元器件工作电压的要求为10V～50V，为了保证电子元器件能够稳定可靠的长期工作，要求电子元器件能够长时间稳定耐受的电压为其工作电压的2.5倍，即25V～125V。电介质薄膜电容器与现有的陶瓷电容器相比，由于其电介质面积和厚度的尺寸大大减小，由此导致的结果是薄膜电容器的电容量和工作电压相比陶瓷电容器明显减小，在实际电路系统中的应用受限。例如在同等的工作电压50V下，由于陶瓷电容器的电介质厚度至少大于10μm，其工作电场为5kV/mm或以下，所以长时间承受25V～125V的电压容易实现，而薄膜电容器，由于电介质薄膜厚度通常在几百nm到1μm之间，要承受50kV/mm甚至更高的工作电场(数百kV/mm)，因此与陶瓷电容器相比，薄膜电容器很难达到长时间承受100V电压的要求。由于电容器的耐电压值与电介质的厚度和电介质的介电强度成正比，电容器的电容值与电介质材料的介电常数和电容器的电极面积成正比、与电介质的厚度成反比，因而在电介质材料确定的情形下，为了获得较高的工作电压，就得增大电介质的厚度，牺牲电容值；为了获得较大的电容值，就得减小电介质薄膜厚度，牺牲电容器的耐电压值，二者不能同时兼顾。CN02244597.8和CN201010590616.0公开了以SiO2和Al2O3为电介质薄膜的硅基薄膜电容器，这类采用薄膜工艺制备的硅基微型芯片电容器已成为集成电路、多芯片组件封装技术中的重要元器件。不足的是，这类硅基薄膜电容器的电介质薄膜的介电常数较低，如SiO2的介电常数为3.9，Al2O3的介电常数为9～10.5，为了获得足够的电容值，这类电介质薄膜的厚度不能太厚，致使这类电容器的工作电压通常在30V以下，无法满足更高工作电压的需求。因此研发高耐电压，大电容量的硅基薄膜电容器是近年来硅基薄膜电容器领域工作人员一直在试图有所突破的技术瓶颈之一。再者，现有制备硅基薄膜电容器的方法，在划片时对电介质薄膜易于产生横向微裂纹，这些微裂纹很容易延伸到电容器上电极处造成薄膜电容器损坏，降低其成品率。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供高耐电压低损耗硅基薄膜电容器及其制备方法，以满足电子线路“微型化、集成化、智能化”发展的需要，并避免划片时产生的微裂纹对薄膜电容器造成损坏，提高薄膜电容器的成品率。本专利技术所述高耐电压低损耗硅基薄膜电容器，从下至上依次由下电极-低阻硅衬底-电介质薄膜-上电极组成并结合成一体，或者从下至上依次由下电极-低阻硅衬底-LaNiO3过渡层-电介质薄膜-下电极组成并结合成一体，所述电介质薄膜为Ca1-xSrxZr1-y-zTiyMzO3薄膜，Ca1-xSrxZr1-y-zTiyMzO3中，0<x≤0.4、0<y≤0.4，0≤z≤0.05，M为Mn或Mg。上述高耐电压低损耗硅基薄膜电容器，设置LaNiO3过渡层的目的是使电介质薄膜获得更好的介电响应，LaNiO3过渡层的厚度为30nm±5nm。上述高耐电压低损耗硅基薄膜电容器，其低阻硅衬底为n-Si衬底或p-Si衬底。上述高耐电压低损耗硅基薄膜电容器，其电介质薄膜的厚度为600nm～1000nm，低阻硅衬底的厚度为200μm～500μm。上述高耐电压低损耗硅基薄膜电容器，上电极和下电极的材料为Pt、Au、Ni-Cr合金或Al。本专利技术所述高耐电压低损耗硅基薄膜电容器的制备方法，工艺步骤如下：(1)在清洁后的低阻硅衬底顶面进行凹槽切割，使该被切割面形成由横向凹槽和纵向凹槽分隔成的多个方格状低阻硅平面；(2)采用射频磁控溅射法在步骤(1)所述被切割面制备电介质薄膜，或者依次制备LaNiO3过渡层和电介质薄膜，形成第一结构体，所述电介质薄膜为Ca1-xSrxZr1-y-zTiyMzO3薄膜，Ca1-xSrxZr1-y-zTiyMzO3中，0<x≤0.4、0<y≤0.4，0≤z≤0.05，M为Mn或Mg；(3)对步骤(2)所得到的第一结构体在大气气氛中进行退火处理；(4)采用射频磁控溅射法在经步骤(3)退火处理后的第一结构体的Ca1-xSrxZr1-y-zTiyMzO3薄膜表面依次制备35nm±5nm的Ti层或TiW层及200nm±10nm的上电极层，再通过电镀法将上电极层的厚度增加至4μm±0.2μm，得到第二结构体；(5)根据上电极图形的设计要求，采用光刻工艺对步骤(4)所得到的第二结构体中的上电极层进行图形化，使上电极的形状和尺寸符合设计要求；(6)采用射频磁控溅射法在经步骤(5)对上电极图形化后的第二结构体的低阻硅衬底底面依次制备35nm±5nm的Ti层或TiW层及300nm±10nm的下电极层，得到第三结构体；(7)对步骤(6)所得第三结构体沿步骤(1)所切割的横向凹槽和纵向凹槽宽度的中心线进行划片，得到硅基薄膜电容器。上述制备方法中，所述Ca1-xSrxZr1-y-zTiyMzO3薄膜的陶瓷靶材以CaCO3、SrCO3、Zr(NO3)4、TiO2以及MnO2或MgO为原料，通过固相反应方法获得。上述制备方法中，所述低阻硅衬底为n-Si衬底或p-Si衬底，低阻硅衬底的厚度为200μm～500μm，所述横向凹槽和纵向凹槽的深度为80μm～100μm，宽度为130μm～150μm。上述制备方法中，所述电介质薄膜的厚度为600nm～1000nm，LaNiO3过渡层的厚度为30nm±5nm。上述制备方法中，所述上电极层和下电极层的材料为Pt、Au、Ni-Cr合金或Al。上述制备方法中，步骤(3)中对步骤(2)所得到的第一结构体在大气气氛中进行退火处理的操作是：在大气气氛中升温至600℃～700℃保温30min～60min，然后随炉冷却至室温。与现有技术相比，本专利技术具有以下有益效果：1、由于采用了高介电常数(εr～54)且具有线性电介质特征的Ca1-xSrxZr1-y-zTiyMzO3作为电介质薄膜，因而对于相同电容值的薄膜电容器，本专利技术可获得更小的器件尺寸，或更高的工作电压。2、本专利技术所述硅基薄膜电容器，可稳定耐受150V以上的直流电压，比电容可达0.55nF/mm2，1MHz时，介电损耗约0.007(见各实施例)。3、本专利技术所述硅基薄膜电容器，电容值在10pF至1000pF之间，可本文档来自技高网...

【技术保护点】
1.高耐电压低损耗硅基薄膜电容器，其特征在于该硅基薄膜电容器从下至上依次由下电极-低阻硅衬底-电介质薄膜-上电极组成并结合成一体，或者从下至上依次由下电极-低阻硅衬底-LaNiO

【技术特征摘要】
1.高耐电压低损耗硅基薄膜电容器，其特征在于该硅基薄膜电容器从下至上依次由下电极-低阻硅衬底-电介质薄膜-上电极组成并结合成一体，或者从下至上依次由下电极-低阻硅衬底-LaNiO3过渡层-电介质薄膜-下电极组成并结合成一体，所述电介质薄膜为Ca1-xSrxZr1-y-zTiyMzO3薄膜，Ca1-xSrxZr1-y-zTiyMzO3中，0<x≤0.4、0<y≤0.4，0≤z≤0.05，M为Mn或Mg。


2.根据权利要求1所述高耐电压低损耗硅基薄膜电容器，其特征在于所述低阻硅衬底为n-Si衬底或p-Si衬底。


3.根据权利要求1或2所述高耐电压低损耗硅基薄膜电容器，其特征在于所述电介质薄膜的厚度为600nm～1000nm，所述低阻硅衬底的厚度为200μm～500μm。


4.一种高耐电压低损耗硅基薄膜电容器的制备方法，其特征在于工艺步骤如下：
(1)在清洁后的低阻硅衬底顶面进行凹槽切割，使该被切割面形成由横向凹槽和纵向凹槽分隔成的多个方格状低阻硅平面；
(2)采用射频磁控溅射法在步骤(1)所述被切割面制备电介质薄膜，或者依次制备LaNiO3过渡层和电介质薄膜，形成第一结构体，所述电介质薄膜为Ca1-xSrxZr1-y-zTiyMzO3薄膜，Ca1-xSrxZr1-y-zTiyMzO3中，0<x≤0.4、0<y≤0.4，0≤z≤0.05，M为Mn或Mg；
(3)对步骤(2)所得到的第一结构体在大气气氛中进行退火处理；
(4)采用射频磁控溅射法在经步骤(3)退火处理后的第一结构体的Ca1-xSrxZr1-y-zTiyMzO3薄膜表面依次制备35nm±5nm的Ti层或TiW层及200nm±10nm的上电极层，再通过电镀法将上电极层的厚度增加至4μm±0.2μm，得到第二结构体；
(5)根据上电极图形的设计要求，采用光刻工艺对步骤(4)所得到的第二结构体中的上电极...

【专利技术属性】
技术研发人员：余萍，刘运，丁明建，庄彤，黄彬彬，陈潇洋，
申请(专利权)人：四川大学，广州天极电子科技股份有限公司，
类型：发明
国别省市：四川;51