一种集成电路制造技术

本发明专利技术公开了一种集成电路，涉及集成电路技术领域，用于在降低集成电路的功耗的同时，提升集成电路的工作性能。该集成电路包括：半导体衬底、光模块、第二电芯片和互连结构。半导体衬底的第一侧开设有开口槽。光模块包括光芯片和第一电芯片。光芯片位于开口槽内，用于对光信号进行调制，和/或将光信号转换为电信号。第一电芯片的其中一部分位于光芯片上、且与光芯片电连接。第一电芯片的另一部分位于半导体衬底的第一侧上。第二电芯片位于半导体衬底的第一侧上。互连结构至少位于半导体衬底内，用于将第一电芯片位于半导体衬底上的部分与第二电芯片电连接。

【技术实现步骤摘要】
一种集成电路
本专利技术涉及光电器件
，特别是涉及一种集成电路。
技术介绍
印刷电路板(PrintedCircuitBoard，可缩写为PCB)是电子元器件电气相互连接的载体。具体的，PCB由绝缘底板、连接导线和装配焊接电子元件的焊盘组成，其具有导电线路和绝缘底板的双重作用。在实际的应用中，集成电路中光模块所包括的电芯片、以及位于光模块外部的电芯片之间大多采用PCB实现电气互连。但是，通过PCB实现电路互连的集成电路的工作性能较差。
技术实现思路
本专利技术的目的在于提供一种集成电路，用于在降低集成电路的功耗的同时，提升集成电路的工作性能。为了实现上述目的，本专利技术提供一种集成电路，该集成电路包括：半导体衬底，半导体衬底的第一侧开设有开口槽；光模块，光模块包括光芯片和第一电芯片；光芯片位于开口槽内，用于对光信号进行调制，和/或将光信号转换为电信号；第一电芯片的其中一部分位于光芯片上、且与光芯片电连接；第一电芯片的另一部分位于半导体衬底的第一侧上；第二电芯片，第二电芯片位于半导体衬底的第一侧上；互连结构，互连结构至少位于半导体衬底内，用于将第一电芯片位于半导体衬底上的部分与第二电芯片电连接。与现有技术相比，本专利技术提供的集成电路中，半导体衬底的第一侧开设有开口槽。光模块所包括的光芯片形成在该开口槽内。并且，光模块所包括的第一电芯片的其中一部分形成在光芯片上、且与光芯片电连接。而第一电芯片的另一部分位于半导体衬底的第一侧上。同时，位于半导体衬底上的第二电芯片可以通过互连结构与第一电芯片位于半导体衬底上的部分电连接。其中，该互连结构至少位于半导体衬底内。由上述内容可知，光模块所包括的第一电芯片与位于光模块外部的第二电芯片是通过上述互连结构实现的电连接。而与PCB相比，半导体衬底的尺寸较小，因此位于半导体衬底内的互连结构的长度也较小。并且，因互连结构的阻抗与长度成正比，互连结构的长度减小的情况，互连结构的阻抗变小。此时，互连结构的功耗得以降低。另一方面，在其他因素相同的情况下，互连结构的长度减小，相邻互连结构之间的正对面积变小，相应的相邻互连结构之间的寄生电容降低，从而能够降低延迟时间，提高集成电路的工作性能。此外，第一电芯片中需要与光芯片电连接的部分位于光芯片上，而第一电芯片需要与第二电芯片电连接的部分位于半导体衬底上。与现有技术中光模块所包括的第一电芯片全部区域位于光芯片上相比，本专利技术提供的集成电路中，第一电芯片与光芯片相接触的面积较小，使得光芯片暴露在外界环境中的面积较大，有利于集成电路在工作过程中光芯片将多余的热量散布到外界环境中，从而提高光芯片的工作性能。再者，第一电芯片需要与第二电芯片电连接的部分位于半导体衬底上，二者通过位于半导体衬底内的互连结构电连接，而无须在光芯片内开设额外的连接结构，从而解决了为使得第一电芯片和第二电芯片电连接而在光芯片内开设连接结构难度大和风险高的技术问题，提高了集成电路的良率。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是本专利技术实施例提供的集成电路结构的纵向剖视示意图。附图标记：1为半导体衬底，2为光模块，21为光芯片，211为基底，212为调制器，213为光电探测器，22为第一电芯片，221为驱动器，222为放大器，3为第二电芯片，4为互连结构，41为互连线，42为连接结构，5为凸块。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。在附图中示出本专利技术实施例的各种示意图，这些图并非按比例绘制。其中，为了清楚明白的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，本专利技术中，“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义，应当能理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据附图中部件所放置的方位变化而相应地发生变化。在本专利技术中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以是通过中间媒介间接相连。印刷电路板(PrintedCircuitBoard，可缩写为PCB)是电子元器件电气相互连接的载体。具体的，PCB由绝缘底板、连接导线和装配焊接电子元件的焊盘组成，其具有导电线路和绝缘底板的双重作用。在实际的应用中，集成电路中光模块所包括的电芯片与外部电芯片之间大多采用PCB实现电气互连。但是，PCB的尺寸相对较大，导致PCB中的连接导线较长。因连接导线的阻抗与长度成正比，故在连接导线长度较大的情况下，连接导线的阻抗增加，其抗噪声能力下降、功耗较大，进而导致集成电路的工作性能较差。此外，随着集成电路的集成度越来越高、体积越来越小，PCB中的电路布线密度越来越大。基于此，相邻连接导线之间的距离越来越小。此时，在集成电路工作过程中，相邻连接导线之间的寄生电容现象越来越明显，从而导致PCB中的传输信号出现延迟和误码率升高的问题，进而导致集成电路的工作性能较差。再者，上述光模块所包括的光芯片中开设有贯穿光芯片的互连结构。光模块所包括的电芯片通过互连结构和PCB与光模块外部的电芯片电连接。通常，上述光芯片是基于绝缘体上硅衬底制造而成。但是，在绝缘体上硅衬底中制造贯穿绝缘体上硅衬底的互连结构的难度较大、以及制造风险较高，从而降低了集成电路的良率。为了解决上述技术问题，本专利技术实施例提供了一种集成电路。其中，在本专利技术实施例提供的集成电路中，光模块所包括的第一电芯片与位于光模块外部的第二电芯片是通过至少位于半导体衬底内的互连结构实现的电连接。而与PCB相比，半导体衬底的尺寸较小，因此位于半导体衬底内的互连结构的长度也较小。此时，互连结构的阻抗变小、功耗得以降低。另一方面，在其他因素相同的情况下，互连结构的长度减小，相邻互连结构之间的正对面积变小，相应的相邻互连结构之间的寄生电容降低，从而能够降低延迟时间，提高集成电路的工作性能。如图1所示，本专利技术实施例提供了一种集成电路，该集成电路包括：半导体衬底1、光模块2、第二电芯片3和互连结构4。如图1所示，上述半导体衬底1的第一侧开设有开口槽(图中未示出)。如图1所示，上本文档来自技高网...

【技术保护点】
1.一种集成电路，其特征在于，包括：/n半导体衬底，所述半导体衬底的第一侧开设有开口槽；/n光模块，所述光模块包括光芯片和第一电芯片；所述光芯片位于所述开口槽内，用于对光信号进行调制，和/或将光信号转换为电信号；所述第一电芯片的其中一部分位于所述光芯片上、且与所述光芯片电连接；所述第一电芯片的另一部分位于所述半导体衬底的第一侧上；/n第二电芯片，所述第二电芯片位于所述半导体衬底的第一侧上；/n互连结构，所述互连结构至少位于所述半导体衬底内，用于将所述第一电芯片位于所述半导体衬底上的部分与所述第二电芯片电连接。/n

【技术特征摘要】
1.一种集成电路，其特征在于，包括：
半导体衬底，所述半导体衬底的第一侧开设有开口槽；
光模块，所述光模块包括光芯片和第一电芯片；所述光芯片位于所述开口槽内，用于对光信号进行调制，和/或将光信号转换为电信号；所述第一电芯片的其中一部分位于所述光芯片上、且与所述光芯片电连接；所述第一电芯片的另一部分位于所述半导体衬底的第一侧上；
第二电芯片，所述第二电芯片位于所述半导体衬底的第一侧上；
互连结构，所述互连结构至少位于所述半导体衬底内，用于将所述第一电芯片位于所述半导体衬底上的部分与所述第二电芯片电连接。


2.根据权利要求1所述的集成电路，其特征在于，所述光芯片至少包括基底、以及形成在所述基底内的调制器和/或光电探测器；所述调制器和所述光电探测器分别与相应所述第一电芯片位于所述光芯片上的部分电连接。


3.根据权利要求2所述的集成电路，其特征在于，所述调制器和所述光电探测器分别通过凸块与相应所述第一电芯片位于所述光芯片上的部分电连接；其中，
所述凸块为微凸块或铜柱凸块。


4.根据权利要求2所述的集成电路，其特征在于，当所述光芯片包括所述基底、所述调制器和所述光电探测器时，所述第一电芯片的个数为至少两个，至少两个所述...

【专利技术属性】
技术研发人员：杨妍，李志华，唐波，张鹏，孙富君，刘若男，李彬，谢玲，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11