像素电路及显示面板制造技术

本申请公开了一种像素电路及显示面板，该像素电路包括写入模块、转存模块、第一分时传输模块、驱动模块、第二分时传输模块以及存储模块；通过数据信号可以同时充电存储模块和转存模块，并在发光阶段中转存模块可以通过第一分时传输模块、驱动模块以及第二分时传输模块对存储模块进行再次充电。

【技术实现步骤摘要】
像素电路及显示面板
本申请涉及显示
，具体涉及一种像素电路及显示面板。
技术介绍
传统技术方案的像素电路中驱动晶体管的栅极普遍存在漏电流的问题，致使驱动晶体管的栅极电位不容易保持，例如，如图1所示的7T1C像素电路，其工作过程可以分成如图2所示的三个主要运作阶段：第一个阶段S1：第N-1级扫描信号SCAN(N-1)置为低电平，晶体管T4打开，驱动晶体管T1的栅极电位复位至初始信号VI的电位。第二个阶段S2：第N级扫描信号SCAN(N)置为低电平，晶体管T2、晶体管T3打开，数据信号DATA依次经晶体管T2、晶体管T1以及晶体管T3将驱动晶体管T1的栅极电位充电至VDATA-Vth，其中，VDATA为数据信号DATA的电位，Vth为驱动晶体管T1的阈值电压；与此同时，晶体管T7打开，发光器件LED的阳极电位复位至初始信号VI的电位。第三个阶段S3：发光控制信号EM（N）置为低电平，发光器件LED开始发光。其中，第二个阶段S2中，晶体管T1~T3打开，晶体管T4~T6关闭。此时，数据信号DATA通过晶体管T1~T3路径对驱动晶体管T1的栅极电位充电。当驱动晶体管T1的栅极电位上升到VDATA-Vth，驱动晶体管T1截止，驱动晶体管T1的栅极电位不再上升。第三个阶段S3中，像素的发光亮度直接由驱动晶体管T1的栅极电位决定，而在发光阶段T中，影响驱动晶体管T1的栅极电位的最主要因素是漏电流，将直接影响发光阶段T的亮度稳定性。如图3所示，这样会导致画面的亮度会随时间而降低，进而在一帧内的发光阶段T中存在亮度差异△L1，当该亮度差异△L1达到一定值时，人眼可感受到的画面闪烁（Flicker）。需要注意的是，上述关于
技术介绍
的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的
技术介绍
中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。
技术实现思路
本申请提供一种像素电路及显示面板，缓解了像素电路中驱动模块的控制端电位不易保持的技术问题。第一方面，本申请提供一种像素电路，其包括第一电源线、第二电源线、发光器件、驱动晶体管、写入晶体管、转存电容以及第一开关晶体管；串接于第一电源线与第二电源线之间的发光器件和驱动晶体管；存储电容与驱动晶体管的栅极电连接；写入晶体管的源极/漏极中的一个与存储电容电连接，写入晶体管的源极/漏极中的另一个用于接入数据信号；转存电容与写入晶体管的源极/漏极中的一个电连接；第一开关晶体管的源极/漏极中的一个与转存电容和写入晶体管的源极/漏极中的一个电连接，第一开关晶体管的源极/漏极中的另一个与驱动晶体管的源极/漏极中的一个电连接。在其中一些实施方式中，像素电路还包括第二开关晶体管；第二开关晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个电连接；第二开关晶体管的源极/漏极中的另一个与存储电容和驱动晶体管的栅极电连接。在其中一些实施方式中，写入晶体管的栅极用于接入第一控制信号；第一开关晶体管的栅极用于接入第二控制信号；第二开关晶体管的栅极用于接入第二控制信号；在同一帧中，第一控制信号的有效脉冲数量小于第二控制信号的有效脉冲数量，且第二控制信号中至少一个有效脉冲与第一控制信号的有效脉冲相同。在其中一些实施方式中，像素电路还包括第三开关晶体管；第三开关晶体管的源极/漏极中的一个与第一开关晶体管的源极/漏极中的一个电连接；第三开关晶体管的源极/漏极中的另一个与第一开关晶体管的源极/漏极中的另一个电连接。在其中一些实施方式中，像素电路还包括第四开关晶体管；第四开关晶体管的源极/漏极中的一个与第二开关晶体管的源极/漏极中的一个电连接；第四开关晶体管的源极/漏极中的另一个与第二开关晶体管的源极/漏极中的另一个电连接。在其中一些实施方式中，像素电路的工作阶段包括写入阶段和发光阶段；写入晶体管的栅极用于接入第一控制信号；第一开关晶体管的栅极用于接入第一控制信号；第二开关晶体管的栅极用于接入第一控制信号；第三开关晶体管的栅极用于接入第三控制信号；第四开关晶体管的栅极用于接入第三控制信号；在同一帧中，第一控制信号的有效脉冲位于写入阶段中，第三控制信号的有效脉冲位于发光阶段中。在其中一些实施方式中，像素电路还包括第一发光控制晶体管；第一发光控制晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的一个和第一开关晶体管的源极/漏极中的另一个电连接；第一发光控制晶体管的栅极用于接入发光控制信号。在其中一些实施方式中，像素电路还包括第二发光控制晶体管；第二发光控制晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个和第二开关晶体管的源极/漏极中的一个电连接；第二发光控制晶体管的栅极用于接入发光控制信号。第二方面，本申请提供一种像素电路，其包括写入模块、转存模块、第一分时传输模块、驱动模块、第二分时传输模块以及存储模块；写入模块用于接入数据信号；转存模块与写入模块连接，用于存储数据信号以在像素电路的发光阶段中输出补偿信号；第一分时传输模块与写入模块和转存模块连接，用于分时传输数据信号和补偿信号；驱动模块的输入端与第一分时传输模块的输出端连接；第二分时传输模块的输入端与驱动模块的输出端连接，用于分时传输数据信号和补偿信号；存储模块与驱动模块的控制端和第二分时传输模块的输出端连接，用于在同一帧中分时存储数据信号和补偿信号，以在发光阶段中维持驱动模块的控制端电位。在其中一些实施方式中，像素电路还包括发光控制模块；发光控制模块与驱动模块连接，用于根据发光控制信号通断控制像素电路的发光回路；在发光阶段中，发光控制信号控制发光控制模块处于断开状态期间，像素电路控制补偿信号写入至存储模块。在其中一些实施方式中，写入模块包括写入晶体管；写入晶体管的源极/漏极中的一个用于接入数据信号；写入晶体管的源极/漏极中的另一个与转存模块和第一分时传输模块连接；写入晶体管的栅极用于接入第一控制信号。在其中一些实施方式中，转存模块包括转存电容；转存电容的第一端与写入晶体管的源极/漏极中的另一个连接；转存电容的第二端用于接入第一电源信号。在其中一些实施方式中，第一分时传输模块包括第一分时传输晶体管；第一分时传输晶体管的源极/漏极中的一个与转存电容的第一端连接；第一分时传输晶体管的源极/漏极中的另一个与驱动模块连接；第一分时传输晶体管的栅极用于接入第二控制信号；在同一帧中，第一控制信号的有效脉冲数量小于第二控制信号的有效脉冲数量，且第二控制信号中至少一个有效脉冲与第一控制信号的有效脉冲相同。在其中一些实施方式中，驱动模块包括驱动晶体管；驱动晶体管的源极/漏极中的一个与第一分时传输晶体管的源极/漏极中的另一个连接；驱动晶体管的源极/漏极中的另一个与第二分时传输模块的输入端连接。在其中一些实施方式中，第二分时传输模块包括第二分时传输晶体管；第二分时传输晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个连接；第二分时传输晶体管的源极/漏极中的另一个与驱动本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，包括：/n第一电源线；/n第二电源线；/n串接于所述第一电源线与所述第二电源线之间的发光器件和驱动晶体管；/n存储电容，与所述驱动晶体管的栅极电连接；/n写入晶体管，所述写入晶体管的源极/漏极中的一个与所述存储电容电连接，所述写入晶体管的源极/漏极中的另一个用于接入数据信号；/n转存电容，与所述写入晶体管的源极/漏极中的一个电连接；以及/n第一开关晶体管，所述第一开关晶体管的源极/漏极中的一个与所述转存电容和所述写入晶体管的源极/漏极中的一个电连接，所述第一开关晶体管的源极/漏极中的另一个与所述驱动晶体管的源极/漏极中的一个电连接。/n

【技术特征摘要】
1.一种像素电路，其特征在于，包括：
第一电源线；
第二电源线；
串接于所述第一电源线与所述第二电源线之间的发光器件和驱动晶体管；
存储电容，与所述驱动晶体管的栅极电连接；
写入晶体管，所述写入晶体管的源极/漏极中的一个与所述存储电容电连接，所述写入晶体管的源极/漏极中的另一个用于接入数据信号；
转存电容，与所述写入晶体管的源极/漏极中的一个电连接；以及
第一开关晶体管，所述第一开关晶体管的源极/漏极中的一个与所述转存电容和所述写入晶体管的源极/漏极中的一个电连接，所述第一开关晶体管的源极/漏极中的另一个与所述驱动晶体管的源极/漏极中的一个电连接。


2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第二开关晶体管；
所述第二开关晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个电连接；所述第二开关晶体管的源极/漏极中的另一个与所述存储电容和所述驱动晶体管的栅极电连接。


3.根据权利要求2所述的像素电路，其特征在于，所述写入晶体管的栅极用于接入第一控制信号；所述第一开关晶体管的栅极用于接入第二控制信号；所述第二开关晶体管的栅极用于接入所述第二控制信号；在同一帧中，所述第一控制信号的有效脉冲数量小于所述第二控制信号的有效脉冲数量，且所述第二控制信号中至少一个有效脉冲与所述第一控制信号的有效脉冲相同。


4.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括第三开关晶体管；
所述第三开关晶体管的源极/漏极中的一个与所述第一开关晶体管的源极/漏极中的一个电连接；所述第三开关晶体管的源极/漏极中的另一个与所述第一开关晶体管的源极/漏极中的另一个电连接。


5.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括第四开关晶体管；
所述第四开关晶体管的源极/漏极中的一个与所述第二开关晶体管的源极/漏极中的一个电连接；所述第四开关晶体管的源极/漏极中的另一个与所述第二开关晶体管的源极/漏极中的另一个电连接。


6.根据权利要求5所述的像素电路，其特征在于，所述像素电路的工作阶段包括写入阶段和发光阶段；所述写入晶体管的栅极用于接入第一控制信号；所述第一开关晶体管的栅极用于接入所述第一控制信号；所述第二开关晶体管的栅极用于接入所述第一控制信号；所述第三开关晶体管的栅极用于接入第三控制信号；所述第四开关晶体管的栅极用于接入所述第三控制信号；在同一帧中，所述第一控制信号的有效脉冲位于所述写入阶段中，所述第三控制信号的有效脉冲位于所述发光阶段中。


7.根据权利要求3或者6所述的像素电路，其特征在于，所述像素电路还包括第一发光控制晶体管；
所述第一发光控制晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的一个和所述第一开关晶体管的源极/漏极中的另一个电连接；所述第一发光控制晶体管的栅极用于接入发光控制信号。


8.根据权利要求7所述的像素电路，其特征在于，所述像素电路还包括第二发光控制晶体管；
所述第二发光控制晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个和所述第二开关晶体管的源极/漏极中的一个电连接；所述第二发光控制晶体管的栅极用于接入所述发光控制信号。


9.一种像素电路，其特征在于，包括：
写入模块，用于接入数据信号；
转存模块，与所述写入模块连接，用于存储所述数据信号以在所述像素电路的发光阶段中输出补偿信号；
第一分时传输模块，与所述写入模块和所述转存模块连接，用于分时传输所述数据信号和所述补偿信号；
驱动模块，与所述第一分时传输模块连接；
第二分时传输模块，与所述驱动模块连接，用于分时传输所述数据信号和所述补偿信号；以及
存储模块，与所述驱动模块的控制端和所述第二分时传输模块的输出端连接，用于在同一帧中分时存储所述数据信号和所述补偿信号，以在所述发光阶段中维持所述驱动模块的控制端电位。


10.根据权利要求9所述的像素电路，...

【专利技术属性】
技术研发人员：孙亮，曾勉，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北;42