端口区的控制制造技术

一寄存器单元，其中已存有与多个缓存事务处理有关的数据，用于识别一已编址字块的区域．该编址字块是用于单独的事务，此类数据是从寄存器中选取，用以控制识别区域或相关字的区域与在编址字组中数据余项的合并．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术涉及数字电脑系统，尤其是关于电脑系统的中央处理器(CPU)的控制元件。改进电脑系统的目的，在于提高系统的总处理能力，为此，对所提供的高速缓存(cache)来说，为使操作能在更高速率进行起见，将作为基础操作的信息储入其中，即由主存单元中选取的，以及由中央处理器所处理或修改的数据，均内存入高速缓存中，数据除非特殊情况不再回到主存。此见美国专利申请470，127号(83年2月28日申请)。另由美国专利申请511，616号(83年7月7日申请)可知，电脑系统可有二个或更多个的中央处理器与一个共用主存一起操作。在这种系统中，最终数据的复制可能只保存在中央处理器的一高速缓存中。正如上述申请所述，可根据系统中另一中央处理器的要求，提供一装置来在与一中央处理器相关的高速缓存中直接执行存取数据。再有，为加强电脑系统中数据的吞吐量，此系统以流水线方式操作，也就是说，在电脑的若干连续时间段内，将一连串的指令连续输入系统，而不必等待以前的程序完成。因此，例如当该流水线结构有五个时间段时，则同时可有五条不同的指令处于各个完成阶段，这些完成阶段是连续的。正如前面共同未决申请所述，只要数据输入或输出高速缓存，便转输了整个数据组。在其实施例中，每一数据组含有8个数据字，而中央处理器在处理单一字或编址字的一个字节时，包括编址字的整个字组也传送至相关的高速缓存中存储起来。由中央处理器传送数据到高速缓存通常比从主存传送数据所需的时间要少，并需要作数据流动的控制，以确保修改的数据可适当地与从主存中取出的数据组的余项(Remainder of the data)合并。本专利技术的目的之一在于提供一种改进的电脑系统以加强其总处理能力。本专利技术的另一目的在于提供一种在如上所述的电脑系统中控制由多个来源进入高速缓存单元的数据合并装置。为完成本专利技术的这些及其它目的，根据本专利技术，在寄存器单元中，已存有与多个缓存事务处理有关的数据，用于识别一已编址字块的区域，该编址字块是用于单独的事务，此类数据是从寄存器中选取，用以控制识别区域或相关字的区域与在编址字组中数据余项的合并。为更进一步了解本专利技术，现对照下列附图作较详细的说明，其中图1 为本专利技术实施例的电脑系统方桓图;图2 为适用图1所示电脑系统的中央处理器的方桓图;图3 为图2所示结构的端口部分的方块图;图5 和图6为更进一步说明如图4所示的区域控制元件某些特点的方桓图。如图1所示，电脑系统包括一第一中央处理器2和一第二中央处理器4，一中央接口单元6和一第二中央接口单元8。第一中央处理器2有与第一中央接口单元6和第二中央接口单元8通信的装置。同样，第二中央处理器4也有与第一、第二中央接口单元6、8通信的装置。一个或多个输入/输出单元分别以数字10及12表示。这些单元10、12基本上在中央接口单元6和8及系统输入/输出外围单元间提供一复式互连。第一主存单元14与相关联的第一中央接口单元6相联接。同样，第二主存单元16与相关第二中央接口单元8相联接。在这样的系统中，中央处理器2、4进行通常的数据计算处理。数据由输入/输出单元10接收或传输出。中央接口单元6和8另外还在中央处理器和输入/输出单元及有关存储单元间提供通信管理功能。主存单元14和16为原始数据以及由中央处理器所处理的数据提供了存储的处所。在本申请中的系统中，应注意到每一个中央接口单元6和8可能直接与二中央处理器2和4中任一个通信。中央接口单元6和8二者又与输入/输出单元10和12通信。另外，二个中央接口单元中每一均具有与系统中的另一半相关联的存储单元直接通信的能力。因此，可以看出在所述系统二个半边间有互相通信的能力。由于此种互通信能力，必须使系统中若干组成部分均相互同步。为此提供一控制中心18。实际上控制中心18为系统的另一中央处理器，它的功能是定义系统的基本控制操作，包括操作单元的同步。图1中所示的结构用于说明本系统的操作环境。图2所示为系统的主要组成部分，或为如图1所示象CPU2那样的中央处理器与系统，另一中央处理器4在结构上也与此相同。通常中央处理器2包括一高速缓存。在图2实施例中，高速缓存分为二部分或二单元，一部分称为指令高速缓存2。(以下简称指令缓存)，一部分称为操作数高速缓存22(以下简称操作缓存)。一中央单元流水线结构24控制处理器2的全部操作。另一取指令单元26供应或传送指令字地址至指令缓存20和/或操作缓存22。在响应指令缓存由取指令单元26接受一指令地址时，由缓存20或22传送一指令双字至取指令单元26。取指令单元26再存储或累计一连半指令于一指令堆栈中，该堆栈为取指令单元26的一部分。中央单元流水线结构24以程序顺序从取指令单元26的指令堆栈获得指令。而已由上述共同未决申请及威尔海特和雪莉共同未决申请第434，196号详细叙述的具有五阶段中央单元流水线结构处理由取指令单元26来的指令，将操作代码译码，形成操作地址。如果所需的数据在缓存单元中，那么取出这些数据并经一分配器28加至相应的执行单元。在本实施例电脑系统中，若干执行单元首先包括一中央执行单元30，它特别采用可执行基本计算机操作的结构体系，例如简单的传送、加、减等等。中央执行单元30其它特点在于其对操作的执行依接受的操作为基础。第二个执行单元称为“虚拟及安全管理单元32”。这个单元执行与虚拟存储有关的指令，以及与安全和特别指令有关的指令，安全和特别指令是安全操作系统所特有的。第三个执行单元称为“二进制算术单元34”。该单元结构特别面向执行“二进制算术指令”，如乘、除和浮点指令。第四个执行单元称为“十进制/字符执行单元36”，该单元特别用于执行十进制算术字母数字和位串指令。每一执行单元32、34、36均配备一输入堆栈，以对各个执行单元的输入指令和数据进行累计和顺序栈出。同样，每一执行单元30、32、34和36均配备对各自执行单元的执行结果累计和顺序栈出的结果堆栈。另一指令执行队列单元38由中央单元流水线结构24控制按程序顺序存储执行队列字。收集器控制单元40用指令执行队列字控制执行单元30、32、34、36各自结果堆栈中合成数据读出的顺序。在这样的控制下，这些执行结果经由一选择开关装置46存储于主安全存储器42或存储堆栈单元44中。指令执行队列单元38、收集器控制单元40、主安全存储器42、储存堆栈44和选择开关46为收集器48的组成部分。所有前述的情况均是以从缓存装置20和22中可以找出所需数据为前提的，如果所需数据不在缓存中，则通过中中央接口单元6访问主存储器来获得所需数据。随后，缓存单元20或22通过端口单元50来访问该中央接口单元。当所获的数据存入缓存装置中时，中央处理器便进行如前所说的操作。当选择的数据已被相应的一个或数个执行单元所执行以后，数据则由存储堆栈单元44重新存放到高速缓存装置中。图3是图2中端口单元50的功能方块图。端口单元50的基本功能是提供中央处理器和中央接口单元之间的接口控制。端口单元为完成前述控制提供二种主要顺序，第一是关于中央处理器和与它相关缓存的流水线活动。第二是端口单元维持一目录，它是缓存目录的复制，这里称为复制目录。在完成此类控制功能时，端口单元包括不少分单元组成。它的分单元组成的本文档来自技高网...

【技术保护点】
在包括一中央处理器及一主存系统的电脑系统中，所说的中央处理器包括一超高缓冲存储器，对它的操作为主存－至－缓存，且在缓存发生“失误”时，依“主存－至－缓存”命令将整个一组数据由所说主存传入所说缓存，和一并入控制装置，它用于控制在所说数据缓存中将所说主存系统中的数据与所说中央处理器的数据合并，但保留存储存于所说缓存中的数据完整性，所说中央处理器提供将被传输至所说缓存的一数据组的寻址区域或字节位置上所对应的区域信号数据位，其特征在于所说并入控制装置包括：一寄存装置，用于存储 所说区域信号数据位于所说寄存器的地址单元中的装置，用于有选择地自所说寄存装置根据与一相应数据组有关的－主存－至－缓存命令取出所说信号数据位，所说区域信号数据位用于控制选择允许对所说缓存的相应单元作用。

【技术特征摘要】
1.在包括一中央处理器及一主存系统的电脑系统中，所说的中央处理器包括一超高缓冲存储器，对它的操作为主存-至-缓存，且在缓存发生“失误”时，依“主存-至-缓存”命令将整个一组数据由所说主存传入所说缓存，和一并入控制装置，它用于控制在所说数据缓存中将所说主存系统中的数据与所说中央处理器的数据合并，但保留存储存于所说缓存中的数据完整性，所说中央处理器提供将被传输至所说缓存的一数据组的寻址区域或字节位置上所对应的区域信号数据位，其特征在于所说并入控制装置包括一寄存装置，用于存储所说区域信号数据位于所说寄存器的地址单元中的装置，用于有选择地自所说寄存装置根据与一相应数据组有关的-主存-至-缓存命令取出所说信号数据位，所说区域信号数据位用于控制选择允许对所说缓存的相应单元作用。2.权利要求1中所述的并入控制装置，其中所说寄存装置包括多个区域堆栈寄存单元，每个寄存单元包括多个寄存入口层。3.权利要求2中所述的并入控制装置，其中每个所说的区域堆栈寄存单元入口层是用于接纳区域信号数据位，它表示数据的一双字。4.权利要求3中所述的并入控制装置，其中共有四个区域堆栈寄存器，每个均有十六个寄存器入口层，所说寄存装置的每个入口层接纳区域信号数据位构成一八字数据组。5.权利要求3中所述的并入控制装置，其中所说存储装置包括一多段输入选择器，一与所说选择器输出相联的第一缓冲寄存器，一与所说寄存器输出相联的第二缓冲寄存器，所说输入选择器与一第一和一第二段相联分别自所说中央处理器中的各个来源接收区域信号数据位，与一第三段相联接收自所说第一缓冲寄存器来的区域信号数据位，与一第四段相联接收自所说第二缓冲寄存器来的区域信号数据位。6.权利要求5中所述的并入控制装置，其中每个所说区域堆栈单元包括一分别与在所说区域堆栈单元和所说第一次提到的输入选择器间的接口相联的二段区域堆栈输入选择器。7.权利要求6中所述的并入控制装置，其中每个所说区域堆栈输入选择...

【专利技术属性】
技术研发人员：麦卡蒂，
申请(专利权)人：霍尼韦尔资料系统有限公司，
类型：发明
国别省市：US[美国]