在多处理机数据处理系统中对主存信号组同步访问的装置和方法制造方法及图纸

本发明专利技术包括一种指令，该指令获取访问主存储器里的互锁信号，而且启动主存储器中的互锁，从而，排除其他数据处理机同时获得访问该互锁信号。该指令使与互锁信号有关的数据元转移到保留该数据元的数据处理机中，该数据元可以进入掩码装置，然后加进一个量。改变后的数据元返回到主存储器存储单元，然后，释放主存储器互锁信号，从而完成该指令。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及数据处理系统，更准确地说，涉及若干处理机在一个公用主存储器中、存储各数据元的数据处理系统。在若干处理机共享一个主存储器、用于存储为处理机所需要的数据的数据处理系统中，一种控制程序在许多用户之间履行合理共享包括主存储器的资源，而同时维护各数据元的完整性，避免偶然的不良损害。该控制程序能够在若干数据处理机中同时执行。因此，控制程序必须同步访问用来控制资源的配置和保护的各数据元。假如数据处理系统的各用户的程序同时在几个数据处理机上执行(称为并行处理或多执行路线操作)，一个相似的问题就会呈现在他们的面前。为此，已经意识到需要一种适应性强的和有效的技术，借此能够同步改变存储在主存储器中的各数据元，从而维护数据的完整性。本专利技术的一个目的是提供一种改进的数据处理装置。本专利技术的一个特征是提供一种改进的技术，用于同步改变在一个数据处理系统中的各数据元。本专利技术的另一个特征是为同步更新主存储器的各数据元提供单一指令。本专利技术的再一个特征是在数据元更新前，保证保存数据元在数据处理装置中。根据本专利技术，前面所说的和其他的特征都已达到，其方法是提供一种指令，以下称之为RMAQI(读、掩模、加法四倍长字互锁)指令，它使主存储器(或它的一部分)受到互锁，转移编址数据元到数据处理装置，使该数据元与掩码寄存器的内容组合，加该结果到一只加数寄存器的内容中，并使数据元返回到初始主存位置，同时，把原始数据元保存在该数据处理装置中。指令的功能度允许以与其他数据处理装置(它们企图对主存储器中的同一数据做相同的操作)同步的方式，把预选的数据元或数据元组放进主存储器中，和/或把主存数据中一个或更多的数据增长(在其中加上某值)。本专利技术的这些和其他的特征，在结合附图看过以下说明后将可充分理解。附图说明图1A和图1B是能够应用本专利技术的数据处理系统的实施例。图2是能够应用本专利技术的数据处理装置的中央处理机的实施例。图3是数据处理系统各操作方式间的关系的图解说明。图4说明从用户方式或核心态方式转换到EPICODE方式的各步骤。图5说明存储器互锁机构的操作。图6说明按照本专利技术执行RMAQI指令的各步骤。现参照图1A和图1B，图上示出能够应用本专利技术的两个示范性的数据处理系统配置。在图1A中，中央处理机(＃1)11与系统总线19耦合。其他的中央处理机(例如，＃N)12也能与系统耦合。中央处理机11(直到12)按照中央处理机的结构，结合中央处理机各控制程序处理数据，该控制程序由主存储器15中的常驻指令组成。非常驻数据和指令通常存储在海量存储器单元中，并且经由系统总线19而转移到或离开主存储器15。输入/输出设备〔＃1〕16(直到〔＃M〕17)借助系统总线19将各种设备，例如各海量存储器，用户终端和各种通信设备耦合到数据处理系统。海量存储器存储着数据处理装置所需要的数据和指令。中央处理机11直至12的操作所需要的数据集和/或指令(通常称为页数据和/或指令)，从具有较慢的可访问性的海量存储器转移到主存储器，中央处理机对后者的访问是比较快的。面向总线的系统具有较容易重新组合系统的优点，但是它具有如下缺点每个系统组分需要控制装置，以提供连接系统总线的接口。再参照图1B，图中示出一个数据处理系统，其中中央处理机11(直到12)和输入/输出设备16(直到17)通过存储器控制设备14耦合到主存储器15。存储器控制设备14代替系统总线19以及由图1A中示出的面向总线的数据处理配置中各数据处理系统元件所执行的控制功能。存储器控制设备14提供数据转换和各指令的集中指挥和监控，它可以比图1A的面向总线的配置具有更高的效率，但失去了灵活性。下面参照图2，举例说明能够有效利用本专利技术的示范性中央处理机的方框图。发行部件22负责向若干专用执行部件提供(译码的)指令，专用执行部件包括标量操作地址生成部件，至少一个执行部件(＃1)25(直到执行部件〔＃Q〕26)和向量运算部件28，向量运算部件28包括向量运算处理部件28A、向量运算地址生成部件28B和向量运算寄存器28C。经过执行部件处理的数据一般从标量寄存器23或向量寄存器28C取出。从执行部件得到的结果数据存储在标量寄存器23、矢量寄存器28C或数据高速缓冲存储器27之中。数据高速缓冲存储器27可以看做在主存储器15和中央处理机11之间提供接口的高速缓冲存储器。(数据高速缓冲存储器27在图2中显示为直接与主存储器耦合。如图1A和图1B中所示，实际的耦合可以包括插入的数据处理器件)发行部件22包括用于确定哪个执行部件将处理所选择的数据以及什么时候所选择的执行部件可进行数据处理的器件。后面这个特征包括查明将可用于存储所处理的数据的目的存储单元。指令高速缓冲存储器21存储各种已译码的并通过发行部件转送到适当执行部件的指令。发行部件22具有力图使各执行部件的处理操作达到最大限度的器件。因而，发行部件22包括预取器件和各种算法以保证在必要时适当的指令(包括任一分支指令)可用于发行部件22。正如通过标量操作地址生成部件24和向量运算部件28所表明的，许多执行部件都是用于掌握某类处理操作的专用处理设备。例如，一个执行部件可以配置成可处理浮点运算，或整数算术运算，等等。因此，发行部件22与各标量寄存器23有关联，该寄存器能够存储执行程序所需要的数据或用于提供数据处理操作的记录。例如，一个寄存器是程序计数器寄存器，它按执行程序指令序列存储准备处理的下一个指令的(虚拟)地址。标量操作地址生成部件24用于把在主存储器15中的虚拟地址转变成物理单元。当各执行部件以不同速率处理指令时，发行部件22还负责以校正序列对来自执行部件的数据进行再定序。向量运算部件28包括向量处理部件28A，向量运算地址生成部件28B和向量运算寄存器28C。该向量运算处理部件的活动，能够控制向执行部件24至26的数据分配，以及其中指令的执行。根据另一个实施例(未画出)，通过向量运算部件28来执行各种指令的执行部件可适用于数据处理系统。当执行部件既适用于向量运算又适用于标量运算时，控制装置服从发行部件22的全面系统控制，后者分配数据处理机的资源。接着参照图3，图上示出两种传统的操作系统的方式和EPICODE方式之间的关系。用户方式3A一般执行应用程序，以完成用户直接关心的处理功能。为了能获得所期望的处理能力，用户配备有比较完整的控制装置，但是为保存系统的完整性也以一定方式予以限制。用户可自由执行任何指令而并不损害系统的完整性。这些指令被称之为非特权指令。核心态方式3B是在其间操作系统执行各指令的方式。与核心态方式有关联的各指令都是有特权的，且都不适用于用户程序，因为误操作或出于恶意的应用这些指令可导致程序失败或相反损害系统完整性的后果。核心态方式也能够执行所有非特权的指令。与用户方式3A和核心态方式3B两者分开，但又适用于两者的是EPICODE方式3C。这种数据处理系统的操作方式专供应当无间断执行的指令序列之用。这种方式设置有一定的特权和某些专用的硬件，用于执行对策，以确保适当指令序列的不可间断的(原子的)执行。下面参照图4，图上示出从两种操作方式中的任一种进入EPICODE方式的各步骤。事件401，例如，中断、硬件异常或EPICODE格式的指令传到数据处理系统，要求本文档来自技高网...

【技术保护点】
用于修改具有若干中央处理机的数据处理系统主存储器单元中数据元的装置，其特征在于包括：对所述各中央处理机之一中的被选指令应答，用于阻止对所述主存单元互锁访问的互锁设备；用于把所述数据元从所述主存单元转移到所述一个中央处理机的转移设备； 用于按所述被选指令的规定修改所述数据元的处理设备；把所述经修改的数据元从所述一个数据处理机转移到所述主存单元的所述转移设备；以及在所述已修改的数据元存储后允许对所述主存单元互锁访问的所述互锁设备。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：戴维N卡特勒，戴维A奥必斯，迪利普班达卡，韦恩卡尔多萨，理查德T威特克，
申请(专利权)人：数字设备公司，
类型：发明
国别省市：US[美国]