一个存储器系统包括多个存储器单位，每个单位具有单位级错误校正能力并与一个系统级错误校正功能相联系，存储器可靠性是以提供阻塞单位级错误校正能力的装置而增进的，如响应一个存储器单位中出现的一个不可校正错误。这一与直觉相悖的方法阻塞一个错误校正功能而增进整体存储器系统可靠性，因为它允许应用依赖于可再生错误的存在来进行正常操作的求补码／求重补码算法。因此，在高集成密度中日见必要的片级错误校正系统可以在与系统级错误校正方法互不干涉地的方式下使用。（*该技术在2010年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术一般面向容错计算机存储器系统。具体地说，本专利技术面向应用片级与系统级双重错误校正编码方案的计算机存储器系统。更具体地说，本专利技术涉及具有片上错误校正能力以及容许再生硬错误的错误校正阻塞装置的存储器片，特别是当这些错误的再生性对于系统级错误复原过程具有重要意义的情况。由于半导体存储器片是以越来越小的器件尺寸和对应增高的电路组装密度进行研制，附加的错误校正方法，诸如片上错误校正，变得越来越重要了。一般地说，在集成片上的存储器错误属于两种不同的范畴硬错误与软错误。软错误一般为瞬态事件，诸如那些由背景级阿尔法粒子辐射所引起的或者由造成“弱单元”的参数工艺灵敏度所导致的。弱单元是指那些在特定的电压或数据模式作用下失效的单元，或者反之是对噪声，印刷图象大小或图象跟踪敏感的单元。随着集成片密度的增高，软错误变得更加频繁。因此，增加中的集成片密度提出了对片上错误校正能力的更大需求，特别是对软错误校正。除了通常能由错误校正编码电路校正的软错误的出现之外，硬错误也同样可能出现。硬错误通常由于包括设备污染在内的不完善制造条件所造成。随着存储器密度的增高，集成片制造中的完善性是非常难于做到的。因此，除了软错误之外，硬错误也可能同时出现。再者，硬错误具有看起来似乎荒谬的优点，即它们一般是能够重复的。然而，正是这些错误的再生性为它们的校正提供了一种机制(见下面)。在存储器系统或集成片上硬错误出现的通常方式之一是“胶着”错误的发生，这便是在存储器地址的一个或多个位上不论存储器单元的特定内容是什么总是连续不断地出现零或一的输出响应。虽然存在着许多不同的错误校正码可用于或能用于与存储器系统相结合使用，已经用于这一目的最流行码类之一是具有码字间最小距离为4的编码。这种编码能够校正单个错误和检测双错误。这些编码是众所周知且易于实现的，並且具有经过验证的可靠性跟踪记录以及易于制造，特别是在简化电路和使集成片“房地产”的消耗最小方面。明确地说，不论其性质是软的或者是硬的单个错误，对这种编码不成问题。此外，这种编码能检测双错误的存在，不论是硬或软种类的，但一般不能校正它们。在两个软错误的情况下，使用这种编码以及解码技术一般不可能进行校正。然而，在出现两个硬错误或一硬一软错误时，却能把这种编码提供给用于双错误校正的求补码/求重补码算法应用。这一算法也称作双重求补码算法。这一方法在C.L.Chen与M.Y.Hsiao的“应用于半导体存储器的错误校正码-工艺现状评论”一文中得到说明(IBM研究与开发期刊，1984年3月，124-134页)。这一算法借助于硬错误是通常可再生的这一事实。作为这一事实的结果就可能确定错误中位的位置。从这一知识出发，双错误校正实际上能够实现。由此可见，硬错误的可再生性使在不增加码字长度条件下增进能产生硬-硬错误或硬-软错误的信息存储系统的可靠性成为可能。因此，力图消除硬错误再生性的存储器片设计观念同时也为系统级双错误校正设置了障碍，尤其是对于那些围绕着现存的单错误校正与双错误检测编码和电路所设计的系统。存储器体系结构本身在错误校正考虑中起一定的作用。特别是，通常愿意访问存储器数据中的一个双字(64位)，其中该双字的每一位由独立的存储器片提供。这种存储器体系结构在提供可靠性和速度优点上是有用的。错误校正编码方法也行施在数据双字上。本文中，这称作系统级错误校正(与检测)。就是在这一级上使用求补码/求重补码算法来校正硬-硬与硬-软错误，即属于硬种类的双错误。具体地说，这说明一定数量的存储器片是专门为存储冗余编码信息的，典型地是具有奇偶校验或和数校验类型的编码信息。相应地，可以看出，作为高电路组装密度的后果制造应用片上错误校正与检测能力的存储器系统是令人满意的。单错校正双错检测(SEC/DED)码局限于它们的数据字中只有一位的校正。因为这一原因，当检测到多错误时必须避免任何以及所有的位校正。禁止了数据校正，多错误便不会导致单错校正双错检测系统错误地改变一个好的数据位。在通过片上的ECC系统“写回”时，这一多错误状态便被清除(即，将片上的ECC字连同它的适当校验位传送回DRAM单元的操作)，由于合法的校验位是从未改变的数据字生成的。在这一系统中，对数据字完整性的损害只限于原始的多错误。虽然这些错误不再能被检测出，但ECC系统在随后的访问中不会引起数据字的变质。使用这一方法的后果是片级上的所有错误都表现为软的。制造检验中的坏存储单元检测是有效地以比较期望数据与整个ECC字的模式检验来完成的。出错的位被容易地指明而且受检验的硬件的质量得以容易地被评估。但在实际的存储器操作中，整个ECC字並不从存储器片上读出。再者，一般读出的位数是少的。在片上的数据字出现多错误以后这便极大地增加了丢失错误位的可能性，这些在系统级上可能校正的错误可以导致严重的系统故障。当出现这样一个错误时，随后的存储器操作一般要停止。同时，可知利用系统级错误校正与检测电路来增加存储器可靠性是合乎要求的。便是这种情况产生了被本专利技术所解决的问题。具体说，能够在系统级上使用求补码/求重补码算法来提高整体存储器系统可靠性，特别是通过校正除此而外不能被校正的双错误是合乎需要的。然而，求补码/求重补码算法取决于再生硬错误的能力。然而，已知片上错误校正能力实际上能够屏蔽与一片给定的集成片相关联硬错误。这一现象的一个更详细的例子在下面说明。于是，本专利技术是为了解决片级与系统级错误校正系统之间可能存在的对立而提出的。根据本专利技术的一个较佳实施例，一个容错计算机存储器系统包括多个独立的存储器单位。每一存储器单位包含多个存储器单元以及单位级错误校正与检测装置。同时存在的还有多个用于指示不可校正错误的出现的单位级装置，这些装置是与存储器单位中的不同单位相关联的。这种不可校正错误指示装置的操作是当出现不可校正错误时阻止单位级错误校正功能。这些存储器单位通过一个系统级寄存器很好地连接在一起，该寄存器从独立的存储器单位中接受数据。存储器系统也理想地包含系统级校正与检测装置，该装置接受来自系统级寄存器的数据。在本专利技术的较佳实施例中，最好把存储器单位看成是带有片上错误校正及检测装置的独立半导体存储器片。再者，最好把每一集成片看成是提供一个单个位(每次)信息给一个系统级字长寄存器，该字长寄存器同时供有系统级错误校正与检测能力。本专利技术的操作的效果之一是当发生一个与一给定的集成片相关联的不可校正错误时，执行一个有效的暂时“片切断”。事实上，在集成片上这样一个错误的出现导致单位级错误校正功能被阻塞，例如，给出一个全零校正子。虽然这几乎肯定会生成随后的系统级错误指示，强制的片错误的再生性质仍然有可能使系统级错误校正与检测电路执行求补码/求重补码校正。尽管事实上在一个存储器单位上本专利技术阻塞了单位级错误校正，但是由于所造成的强制错误的再生性质，整个存储器系统的可靠性却得到了提高。因此，高度违反直觉的结果是虽然有效地阻塞了一个错误校正部件的功能，然而整体存储器可靠性却得到了增进。因而，本专利技术的目的之一乃是增进整体计算机存储器系统的可靠性。本专利技术的进一步目的是提供一种容错计算机存储器系统。本专利技术的更进一步目的是提供能促进某些片级错误再生性的半导体存储器片设计。本专利技术的另一个目的是提供一种既利用单位即片级本文档来自技高网...
【技术保护点】
一种容错计算机存储器系统，包括多个数字存储器单位并进行操作，以接收地址信息并对此作出响应提供数据信息，其特征在于： 多个单位级错误校正与检测装置，所述装置与所述存储器单位中不同的单位相关联，用于校正与检测自所述存储器单位中的存储器单元读出的数据中的错误； 多个单位级阻塞装置，与所述存储器单位中不同的单位相关联并进行操作以阻塞至少一个关联的单位级校正与检测装置的操作；以及 系统级错误校正与检测装置，接收来自所述存储器单位的数据，所述系统级校正与检测装置可进行操作用以激活所述阻塞装置来校正硬错误。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：罗伯特马丁布莱克，道格拉斯克雷格博斯恩，陈钡龙，约翰阿特金森法菲尔德，霍尔德利奥卡顿，洛婷澈，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。