带有数据和状态存贮器的高存贮容量DIMM制造技术

基于目录的分布式存贮器共用多处理器计算机系统中所采用的高存贮器容量双列直插式存贮器组件（ＤＩＭＭ），包含有用于存贮数据的数据存贮器和用于存贮对应于至少一部分数据的状态或目录信息的状态存贮器。此ＤＩＭＭ使得数据和状态信息相互独立的被访问。此ＤＩＭＭ可被组构成多种存贮容量。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
本申请涉及到1995年5月15日递交的共同拥有的未决美国专利申请“带有数据存贮器和状态存贮器的DIMM对”No.08/440967。本专利技术总的说是关于计算机存贮器
，较具体说是关于动态随机存取存贮器双列直插式存贮器组件。动态随机存取存贮器(DRAM)单列直插式存贮器组件(SIMM)和双列直插式存贮器组件(DIMM)是所有规模的计算机系统，包括个人计算机(PC)，工作站，超级计算机等中优先设置的半导体主存贮器。SIMM和DIMM两者均包含一印刷电路板(PCB)，此PCB在其相对的两边上具有带多个信号接片的边缘连接器，用于与一连接器插座作机械上的和电气上的连接。DRAM或同步DRAM集成电路芯片被安装在此PCB上，并电气连接到各个不同的连接器信号接片。SIMM具有电气连接的对向信号接片，因而每一对接片承载单一的信号。在DIMM中，对向的接片不相连接所以每一接片可承载独立的信号。不过，术语SIMM和DIMM在存贮器技术中常常是看作是同义语。关于一已知的DRAMSIMM的详细说明可查看共同拥有的Alexander美国专利No.5272664。在一多处理器计算机系统中，主存贮器可以作成分布式的共享存贮器或集中式(亦即非分布式)的存贮器。每一处理器一般都具有一本地高速缓冲存贮器。因此，这些处理器均必须保持高速缓冲存贮器相关性。大多数带有高速缓存相关性的现有多处理器均依赖于对保持相关性的探测。为做到这一点，所有处理器均被连接到一公共总线。处理器“探测”该总线。这就是说，有关哪一处理器所高速缓冲存贮的哪一数据项的信息，被分布在所有这些高速缓冲存贮器中间。这样，直接探测方案就要求所有高速存贮器都注意由每一处理器发出的每一个存贮器请求。这固定地会限制这些系统的可量测性，因为该公共总线和各个别的高速缓冲存贮器终究会饱和。采用今天的高性能的RISC处理器，只要少量几个处理器就会发生这种情况。目录式结构因不必向全部处理器高速缓冲存贮器播送每一个存贮器请求所以能避免探测方案的可量测性问题。此目录保存有针对持有各存贮器块的拷贝的处理器高速缓存器的指针。只有具有拷贝的高速缓存器才能受对该存贮器块的访问的作用，和只有这些高速缓存需要被通知这种访问。因而，处理器高速缓存器和相互间的连接就不会因相关的请求而饱和。而且，基于目录的相关不取决于任一具体的相互连接网络，例如大多数探测方案所采用的母线。已经开发有不多几个采用目录结构的DSM多处理器。这种DSM系统的例子中包括有斯坦福大学的Dash多处理器，见Lenoski，Daniel等“The Stanford Dash Multiprocessor”，IEEE，pp.63-79，March 1992；麻省理工学院(MIT)的Alewife多处理器，见Chaiken.David等“Limit LESS DirectoriesA ScalableCache Coherence Scheme”，ACM，pp.224-234，1991；和Convex计算机公司的Exemplar多处理器，见Brewer.Tony″A HighlyScalable System Utilizing up to 128 PA-RISCProcessors″，IEEE，pp.133-140，1995。在斯坦福Dash多处理器中，主存贮器为最大存贮器容量采用硬件实现。在MIT多处理器和Convex计算机公司多处理器中，目录信息被存贮在主存贮器中。因此，数据和目录信息必须被顺序地访问，从而限制存贮器的带宽。所需要的是一种在-DSM多处理器计算机系统中这样来实现主存贮器的技术，即能容纳目录信息和能同时支持数据存贮器和目录存贮器两者直接存贮器扩展。本专利技术是一包含有一电路板和安装在此电路板上的第一和第二存贮器的双列直插式存贮器组件(DIMM)。第一存贮器组构成用于存贮数据，也被叫做数据存贮器。第二存贮器被叫做状态存贮器，被组构成用于存放对应于至少一部分存贮在数据存贮器中的数据的状态信息。状态信息包含，例如，高速缓存相关信息(亦即关于是否和何处一数据块被加以高速缓存的以及数据的最新拷贝存在何处的信息)，关于对数据存贮器中的数据的访问权的信息，页面迁移信息等等。本专利技术的DIMM使得状态存贮器中的状态信息能与数据存贮器中的数据分开地被加以访问。这里所说的“分开地”是指状态信息能被独立地和/或与存贮在数据存贮器中的数据并行地加以读出/写入。本专利技术的多个DIMM可被用来构成一分布式共享存贮器(DSM)多处理器中的主存贮器。此DIMM设置提供一种机制，通过这种机制能很容易地升级或替换存贮器。由于状态信息与数据一齐被存贮在DIMM中，从而获得理想的存贮器管理方式。在一第一实施例中，每一DIMM提供数据存贮器中的32兆字节的数据存贮容量和4兆字节的ECC(纠错代码)。为达到这一点，此DIMM包含有二个2兆毕特深、72毕特宽(2M×72)的存贮器区部分(DIMM电路板每边一个)。在此72毕特中，64毕特用于数据，8毕特用于ECC。状态存贮器包含有1兆毕特深、16毕特宽(1M×16)的状态信息的容量.这一实施例可采用多个同步动态随机存取存贮器(SDRAM)芯片来实现。在这一实施例中，DIMM电路板为近似1.34英寸高和6.6英寸长(应注意的是宽度尺寸是被作为高度，这是因为DIMM板通常是通过边缘连接器被垂直安装于另一电路板的)，并包含有沿电路板的长度方向边缘上的122接片长和2接片宽的边缘连接器。数据存贮器是采用18个2兆毕特和8毕特(2M×8)的SDRAM芯片作成的。SDRAM芯片中的9个被安装在电路板的前边上，9个被安装在电路板的后边上。状态存贮器采用单一的一个1兆毕特和16毕特(1M×16)的SDRAM芯片组成，被安装在电路板的前边上。边缘连接器的244个接片提供数据存贮器和状态存贮器分开的数据和地址接片，使得各存贮器能独立地加以访问，而且在希望时也可作并行访问。在电路板的每一边设有地址和控制缓存器。每一地址和控制缓存器为一半数据存贮器的SDRAM芯片的所有地址和控制线提供缓冲。此外，设有一单个的时钟驱动器用于所有DIMM的SDRAM芯片。此时钟驱动器具有二个重要功能。第一，此时钟驱动器提供为驱动各SDRAM芯片足够的驱动电流容量以使得不过分增加时钟信号源的负荷。第二，此时钟驱动器提供锁相环功能，以消除由时钟驱动器的缓存/驱动电路所带来的任何歪斜或延迟。在一第二实施例中，每一DIMM提供数据存贮器中总共72兆字节的数据存贮中的64兆字节的数据存贮容量和8兆字节的ECC。为达到这一点，此DIMM包含有二个4兆毕特深和72毕特宽(4M×72)的存贮器区部分。状态存贮器包含有2兆毕特深和16毕特宽(2M×16)的状态信息容量。在这一实施例中，数据存贮器采用36个4兆毕特和4毕特(4M×4)的SDRAM芯片来实现。这一设置需要一以背叠方式安装在第一电路板上的第二电路板。数据存贮器的18个SDRAM芯片被安装在第一电路板上，基本上如同第一实施例中设置，而另外的18个SDRAM芯片则以同样方式安装在背叠板上。状态存贮器采用2个2兆毕特和8毕特(2M×8)的SDRAM芯片作成。一个芯片被安装在第一电路板的每一个边上。与36兆字节实施例相同本文档来自技高网...

【技术保护点】
一双列直插式存贮器组件（ＤＩＭＭ），其特征是包括：电路板；第一存贮器装置，被安装在所述电路板上，用于存贮数据；和第二存贮器装置，被安装在所述电路板上，用于存贮对应于至少一部分所述数据的目录信息。２．权利要求１中所述ＤＩＭＭ，其特征是包括：另一装置，用于使得所述第一存贮器装置与所述第二存贮器装置能被独立地存取。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：詹姆斯P郎德，丹尼尔E莱诺斯基，约翰曼顿，
申请(专利权)人：硅图像有限公司，
类型：发明
国别省市：US[美国]