一种ＰＣＩ／ＩＳＡ桥接器连接在计算机系统的ＰＣＩ和ＩＳＡ总线之间。系统中的ＰＣＩ主设备要求总线上的地址和地址奇偶信息，以便在第一总线上开始主一从事务处理。该桥接器包括逻辑电路，用于比较地址和地址奇偶信息，并且当存在一个奇偶地址错误时产生地址奇偶错误信号。桥接器中的一个从设备接收奇偶地址错误信号并作为响应产生一个目标异常结束信号。该桥接器还具有逻辑电路，用于阻止目标异常结束信号传输到第一总线。（*该技术在2015年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数字计算机系统的领域，更具体地说涉及在PCI总线上的主—从事务处理。在计算机系统中，电子芯片和其它部件是通过总线相互连接的。各种部件可以与总线相连，该总线使得与总线相连的所有设备之间实现相互通信。已经得到工业上广泛认可的一种总线是工业标准结构(ISA)总线。ISA总线具有24根存储器地址线，因此可以支持高达16兆字节的存储器。对ISA总线的广泛认可已经导致正在设计用在ISA总线上的占很大百分比的设备。然而，一般用于计算机系统的更高速的输入/输出设备要求总线的速度更快。解决从处理器到任何高速输入设备发送和接收数据所产生的一般问题的办法是采用局部总线。ISA总线是以有限的带宽比较慢地进行操作，与ISA总线不同，局部总线以系统速度通信，并携带32位数据块的数据。局部总线机远离需要快速响应的主系统总线接口，例如存储器、显示器和盘驱动器。工业上得到认可的一种这样的局部总线是外围部件互连(PCI)总线。为了进行高速数据传输，PCI总线可以是32或64位通路。除了ISA总线，基本上PCI总线是并行数据通路。例如系统处理器和存储器可以直接与PCI总线相连。其它设备如图形显示适配器、盘控制器等也可以直接或间接地(例如通过主桥接器)与PCI总线相连。为了实现PCI总线和ISA总线上设备之间的通信，这两种总线之间提供了一个桥接器芯片。桥接器芯片基本上将ISA总线周期变成PCI总线周期，反之亦然。与PCI总线和ISA总线相连的许多设备是主设备，它们可以独立于总线或其它设备进行处理。与这些总线相连的某些设备被认为是从设备或目标设备，它们接收命令和对主设备的请求做出响应。根据PCI协议，在PCI说明书(此处作为参考)中提出，PCI从设备需要在一段预定的时间段内，例如PCI主设备已经要求一个帧信号之后的五个时钟内，对请求该从设备进行事务处理的主设备做出响应。在正常的PCI事务处理中，PCI主设备将要求一个帧信号(FRAME#)以及地址信号和地址奇偶信息。与PCI总线相连的PCI从设备将在检测到PCI总线上的帧信号之后对该地址解码，确定从设备是否被PCI主设备寻址。如果PCI从设备确定它被主设备寻址，那么它将要求一个设备选择信号(DEVSEL#)索取周期。然而同时，从设备将奇偶地址信息与PCI主设备要求的地址进行比较。如果由这一PCI从设备检测到地址奇偶错误，那么通过不要求设备选择信号(DEVSEL#)和要求停止信号(STOP#)，可以实现主设备异常结束，实现目标异常结束，或忽略该奇偶错误。即使主设备试图用不同的从设备进行该事务处理或不同的从设备能够对该事务处理做出响应，目标异常结束也将终止主—从事务处理周期。PCI主设备也可以实现主设备异常结束，并且当PCI主设备要求FRAME#之后的一段时间内主设备未能从PCI从设备接收到设备选择信号DEVSEL#时也能这样做。预定的时间段可以是例如要求FRAME#之后的五个时钟周期。未能接收到设备选择信号DEVSEL#表示没有PCI从设备索取周期，因此PCI主设备将有效地终止主—从事务处理周期。连接在PCI总线和ISA总线之间的桥接器芯片可以包含作为PCI从设备运行的部件。然而，与这种结构相关的一个问题是桥接器芯片上的PCI从设备必须在由PCI总线协议确定的时间限度内对PCI总线上的FRAME#做出响应。当桥接器芯片是一种相对低速的芯片时，上述问题特别麻烦。为了在特定的时间段内对PCI主设备做出响应，桥接器芯片中的PCI从设备必须通过在接收FRAME#之后的时钟周期内要求设备选择信号，来作为快速PCI设备做出响应。然后桥接器芯片将在随后的周期中向PCI总线和PCI主设备要求设备选择信号DEVSEL#。一旦PCI从设备要求设备选择信号DEVSEL#，主设备异常结束便不可能，而只有目标异常结束。然而由于奇偶错误，可能在桥接器芯片中的PCI从设备不是PCI主设备为进行主—从事务处理所要的目标。在这种情况下，由于主—从事务处理是对可能仍索取该地址的另一个从设备来说的，所以目标异常结束是不合适的。因此，桥接器利用PCI主设备提供的地址和地址奇偶信息进行地址奇偶错误校验。如果桥接器确定有地址奇偶错误，那么它将向桥接器中的PCI从设备提供一个地址奇偶错误信号。然而由于PCI协议要求的快速响应，所以PCI从设备必须在桥接器可以检验地址奇偶错误并且向桥接器上的PCI从设备产生地址奇偶错误信号之前的一段时间内要求设备选择信号DEVSEL#。因此由PCI从设备的内部要求设备选择信号DEVSEL#的需要产生了一个难题，使得在PCI事务处理的预定时间段可以对主设备做出响应，并且由于另一个从设备可能成为指定的目标而避免了桥接器中的PCI从设备产生PCI总线上的目标异常结束。需要采用具有PCI从设备的PCI桥接器的方法和系统，该从设备在预定的时间段对由PCI主设备要求的帧信号做出响应，而不需要根据地址奇偶错误在PCI总线上产生目标异常结束。本专利技术满足了这些和其它需要，本专利技术提供了一种用于连接在具有第一和第二总线的计算机系统的总线和与第一总线相连的主设备之间的桥接器，主设备要求总线上的地址和地址奇偶信息，以便在第一总线上开始主—从事务处理。该桥接器包括逻辑电路，用于比较地址和地址奇偶信息，并且当存在一个奇偶地址错误时产生地址奇偶错误信号。桥接器中的一个从设备接收奇偶地址错误信号并作为响应产生一个目标异常结束信号。该桥接器还具有逻辑电路，用于阻止目标异常结束信号传输到第一总线。本专利技术的另一实施例也满足了上述需要，它提供了一种计算机系统，该系统包括第一和第二总线，与第一总线相连并要求总线上的地址和奇偶信息以便在第一总线上开始主—从事务处理的一个主设备。桥接器连接在第一和第二总线之间。该桥接器包括逻辑电路，用于比较地址和奇偶信息，并且当存在一个地址奇偶错误时产生地址奇偶错误信号。桥接器还包括一个从设备，它接收地址奇偶错误信号并作为响应产生一个目标异常结束信号。该桥接器还具有逻辑电路，用于阻止目标异常结束信号传输到第一总线。在最佳实施例中，第一总线是PCI总线，主设备是PCI主设备，从设备是PCI从设备。由于桥接器同时确定是否存在地址奇偶错误和在存在地址奇偶错误的情况下阻止目标异常结束信号(设备选择信号和停止信号)从桥接器芯片中传出，所以本专利技术的优点是允许桥接器中的PCI从设备在由PCI总线协议指定的时间段内做出响应。从以下结合附图对本专利技术所作的详细描述中，本专利技术的上述和其它目的、特征、方面和优点将变得更清楚。附图说明图1是本专利技术的计算机系统的透视图。图2是根据本专利技术的一个实施例构成的图1的计算机系统的框图。图3是根据本专利技术的一个实施例构成的桥接器的地址奇偶错误和PCI信号产生部件的框图。图4根据本专利技术的一种方法的地址奇偶错误响应的时序图，其中从内部PCI目标异常结束形成外部PCI主设备异常结束。现在参照附图特别是参照图1，用标号10表示的常规的计算机或PC是具体应用本专利技术的环境。计算机10最好(但不是必须)是IBM个人计算机或类似系统，包括台式外壳12，其中装有包含必要电路的电路板，如微处理器和BIOS芯片、控制器、随机存取存储器和其它硬件。该计算机还将包括视频显示器14和通过电缆18与外壳12相本文档来自技高网...
【技术保护点】
一种用于连接在具有第一和第二总线的计算机系统的总线和与第一总线相连的主设备之间的桥接器，主设备要求总线上的地址和地址奇偶信息，以便在第一总线上开始主－从事务处理，该桥接器包括： 逻辑电路，用于比较地址和地址奇偶信息，并且当存在一个奇偶地址错误时产生地址奇偶错误信号； 一个从设备，它接收奇偶地址错误信号并作为响应产生一个目标异常结束信号；以及 逻辑电路，用于阻止目标异常结束信号传输到第一总线。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：A库立克，WA沃尔，DR克罗宁三世，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。