多道程序执行控制装置及方法制造方法及图纸

本发明专利技术揭示一种多道程序执行控制装置及方法，该装置包括：ＣＰＵ（５）、存储器（６－８）、识别执行程序的ＩＤ，设定该程序的允许访问区域和在该程序中设定动作切换时开始动作的地址的程序访问允许区域设定电路（１）、（２）、检测正在执行的程序访问的地址是允许的地址还是允许以外的地址，是允许以外的地址时根据该检测信号发生用于对ＣＰＵ（５）进行中断的信号和生成用于禁止访问与该允许以外的地址对应的存储（６－８）的信号的程序访问控制电路（３）。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在具有多道程序的微型计算机中，禁止一个程序访问其它程序的。以往，在IC卡和无线电卡等携带用数据载体中，重视确保程序和数据的安全性。它们使用的微型计算机，对于一个半导体装置主要使用一个主程序，即使有多个程序时，那些程序也是以代行主程序的扩充性作用或者部分功能为目的，以子程序性的功能被使用。在相关的技术中，将多个程序中正在执行的程序的标识符(ID)送到中央运算处理装置(CPU)中，使其了解执行中的程序。关于这种在微型计算机中装载的程序的制作，只能限定于熟知该微型计算机的操作系统(OS)且管理、拥有和经销该微型计算机的人，或者受委托对其进行研制、知道整个程序的操作系统(OS)的人。这里所说的OS是对于使用某系统的某应用程序，将命令的使用方法和数据的管理方法定义化的系统。然而，在前述以往技术中，在程序按某种规则将自己的ID通知CPU的正常的程序中，虽然CPU能认识正在执行的程序，但在程序不遵循规定的规则时，存在CPU对执行中的程序不能认识的问题。而且，在前述以往技术中，不能禁止执行中的一个程序访问其它程序，并且也没有其必要禁止。因此，在前述技术中，从技术上讲，不能避免在存储器地址上写入其它不正确的程序的情况下，其它的程序被改写、或被读出、或被执行的危险。另一方面，关于程序的制作，在委托前述相关者以外的人的情况下，因必须将该微型计算机的OS全部公布在程序中，所以有系统向外泄露的可能性高、安全性差以及容易被不正当使用等问题。本专利技术鉴于前述存在的问题而作，其目的在于控制多道程序的执行，能禁止某个程序访问其它程序，提高程序和数据的安全性。为达到前述目的，本专利技术第1实施形态的多道程序执行控制装置，包括中央运算处理装置和存储多个程序的存储装置，控制所述多个程序中各程序的执行，其特征在于，包括在所述各程序中设定禁止来自其它程序的访问的禁止区域或者允许来自其他程序的访问的允许区域中至少任何一个的设定装置。而专利技术第2实施形态的多道程序执行控制装置，包括中央运算处理装置和存储多个程序的存储装置，控制所述多个程序中各程序的执行，其特征在于，具备在所述各程序中设定禁止来自其他程序的访问的禁止区域的设定装置、以及在所述多个程序中的某个程序执行中要访问其他程序的禁止区域时，控制对所述中央运算处理装置进行中断和禁止对所述存储装置进行访问中至少任何一项的控制装置。本专利技术第3实施形态的多道程序执行控制装置，包括中央运算处理装置和存储多个程序的存储装置，控制所述多个程序中各程序的执行，其特征在于，包括在所述多个程序中识别执行的程序的ID的程序ID识别装置、设定该程序的允许访问区域的程序区域设定装置、以及在该程序设定动作切换时动作开始的地址的起始地址设定装置的程序访问允许区域设定装置，和具有将用所述程序区域设定装置设定的地址与现在正在执行中的程序正在访问的地址加以比较，并检测是允许的地址还是允许以外的地址的地址检测装置、在用所述地址检测装置检测的结果为允许以外的地址时根据该检测信号产生用于对中央运算处理装置进行中断的信号的中断信号发生装置、以及仅在所述地址检测装置检测的结果为，该访问是允许以外的地址时产生用于禁止访问与该允许以外的地址对应的存储装置的信号的存储器访问禁止信号发生装置的程序访问控制装置。本专利技术第4实施形态的多道程序执行控制方法，基于具备中央运算处理装置和存储多个程序的存储装置，控制所述多个程序中各程序的执行的多道程序执行控制装置，其特征在于，该方法包括在所述多个程序中识别执行的程序的ID的步骤、设定该程序的允许访问区域的步骤、在该程序设定动作切换时开始动作的地址的步骤、比较所述设定的地址与正在执行中的程序访问的地址并检测是允许的地址还是允许以外的地址的步骤、在所述检测的结果为允许以外的地址时根据该检测信号发生用于对中央运算处理装置进行中断的信号的步骤和仅在所述检测的结果为，该访问是允许以外的地址时发生用于禁止访问与该允许以外的地址对应的存储装置的信号的步骤。也就是说，本专利技术第1实施形态的多道程序执行控制装置，借助于设定装置，在各程序中设定禁止其他程序的访问的禁止区域和允许其他程序访问的允许区域中的至少任何一个。本专利技术第2实施形态的多道程序执行控制装置，借助于设定装置，在各程序中设定禁止来自其他程序的访问的禁止区域，在上述多个程序中的某一个程序正在执行时想要访问其他程序的某些区域的情况下，借助于控制装置执行对中央运算处理装置的中断和禁止对存储装置进行的访问两者中的至少任何一项。本专利技术第3实施形态的多道程序执行控制装置，在程序访问允许区域设定装置中，借助于程序ID识别装置，识别多个程序中执行的程序的ID，借助于程序区域设定装置，设定该程序的允许访问区域，借助于起始地址设定装置，动作切换时在该程序设定开始动作的地址。然后，在程序访问控制装置中，借助于地址检测装置，比较用所述程序区域设定装置设定的地址与现在正在执行中的程序正在访问的地址，并检测是允许地址还是允许以外的地址，借助于中断信号发生装置，在所述地址检测装置检测的结果为允许以外的地址时根据该检测信号发生用于对中央运算处理装置进行中断的信号，借助于存储器访问禁止信号发生装置，仅在所述地址检测装置检测的结果为，该访问是允许以外的地址时，发生用于禁止访问与该允许以外的地址对应的存储装置的信号。在本专利技术第4实施形态的多道程序执行控制方法中，在多个程序中识别执行程序的ID，设定该程序的允许访问区域，在该程序中设定动作切换时开始动作的地址，比较所述设定的地址与正在执行中的程序正在访问的地址，并检测是允许的地址还是允许以外的地址，在所述检测的结果为允许以外的地址时、根据该检测信号生成用于对中央运算处理装置进行中断的信号，仅在所述检测的结果为，该访问是允许以外的地址时发生用于禁止访问与该允许以外的地址对应的存储装置的信号。附图说明图1是与本专利技术实施例相关的多道程序执行控制装置的结构图。图2是用于对本专利技术的多道程序执行控制装置的存储器的访问进行说明的存储器映射图。图3是用于对本专利技术的多道程序执行控制装置的存储器的访问进行说明的存储器映射图。图4是用于对本专利技术的多道程序执行控制装置的存储器的访问进行说明的存储器映射图。图5是用于对本专利技术的多道程序执行控制装置的存储器的访问进行说明的存储器映射图。下面，参照附图对本专利技术的实施例进行说明。实施例图1表示与实施例相关的多道程序执行控制装置的结构图。如图1所示，程序访问允许区域设定电路1、2的输出连接到程序访问控制电路3的输入，该程序访问控制电路3的输出连接到系统控制电路4的输入。该系统控制电路4的输出分别连接到CPU5、ROM6、RAM7、EEPROM8的输入。此外，这种系统控制电路4与前述程序访问允许区域设定电路1、2相互连接。前述CPU5的输出连接到地址总线9，该地址总线9与前述ROM6、RAM7、EEPROM8、系统控制电路4以及程序访问控制电路3的输入相连接。前述ROM6的输出连接到数据总线10，该数据总线10分别与前述系统控制电路4、CPU5、RAM7以及EEPROM8相连接。这样，本实施例的多道程序执行控制装置为了检测各程序访问状态、禁止某个程序对其他程序的访问，设有程序访问允许区域设定电路1、2和程序访问控制电路本文档来自技高网...

【技术保护点】
一种多道程序执行控制装置，该装置包括中央运算处理装置和存储多个程序的存储装置，控制所述多个程序中各程序的执行，其特征在于，包括在所述各程序中设定禁止来自其它程序的访问的禁止区域或者允许来自其他程序的访问的允许区域中至少任何一个的设定装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：欣也，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]