半导体装置制造方法制造方法及图纸

技术编号:28881102 阅读:29 留言:0更新日期:2021-06-15 23:18
本发明专利技术的目的在于在经过制作有半导体元件的晶片的层叠而将半导体元件多层化的半导体装置制造方法中,提供在抑制晶片层叠体的翘曲的同时效率良好地制造半导体装置的方法。本发明专利技术的半导体装置制造方法至少包括准备工序、薄化工序、以及接合工序。在准备工序中,准备多个第1晶片层叠体。各第1晶片层叠体具有层叠结构,所述层叠结构包含分别具有元件形成面和与其相反的背面的第1晶片及第2晶片,且该第1及第2晶片的元件形成面侧彼此接合。在薄化工序中,将第1晶片层叠体的第1晶片薄化而形成具有该薄化第1晶片的第1晶片层叠体。在接合工序中,将经过薄化工序后的两个第1晶片层叠体的薄化第1晶片侧彼此接合,形成第2晶片层叠体。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置制造方法
本专利技术涉及具有包含多个半导体元件的层叠结构的半导体装置的制造方法。本申请基于2018年10月23日在日本提出申请的日本特愿2018-199009号要求优先权,并将其内容援引于此。
技术介绍
近年来,以半导体器件的进一步高密度化为主要目的,用于制造具有由多个半导体芯片或半导体元件在其厚度方向上集成而成的立体结构的半导体器件的技术的开发得到了发展。作为这样的技术之一,已知有所谓的WOW(WaferonWafer)工艺。在WOW工艺中,将分别在其中制作有多个半导体元件的给定数量的半导体晶片依次层叠,形成半导体元件在其厚度方向上相连的结构,并经过切割工序将该晶片层叠体单片化为半导体器件。关于这样的与WOW工艺相关的技术,例如已被记载于下述的专利文献1、2。现有技术文献专利文献专利文献1:国际公开第2010/032729号专利文献2:日本特开2016-178162号
技术实现思路
专利技术要解决的课题作为在WOW工艺中依次层叠半导体晶片的方法之一,已知有重复进行下述过程的方法:将支撑晶片(supportingwafer)上的薄化晶片与其它晶片接合后,将支撑晶片从薄化晶片上移除。在该方法中,首先,经由临时粘接剂将支撑晶片与半导体晶片贴合。半导体晶片具有经过晶体管形成工序、布线形成工序等而形成了多个半导体元件的元件形成面、以及与其相反的背面,其在元件形成面侧经由临时粘接剂而与支撑晶片接合。临时粘接剂用于实现支撑晶片与半导体晶片之间的可在事后解除的临时粘接状态。接下来,对于支撑晶片上的半导体晶片,通过从其背面侧进行磨削而薄化。然后,将这样形成的薄化晶片例如经由粘接剂贴合而相对于给定的基础晶片、或者先前在基础晶片上层叠的其它薄化晶片进行贴合(晶片层叠工序)。接着,将支撑晶片与薄化晶片之间的临时粘接状态解除,将薄化晶片残留于基础晶片侧而进行支撑晶片的移除。然后,对移除了支撑晶片后的薄化晶片表面进行清洗。通过重复以上的一系列工序,可以在基础晶片上层叠多个薄的半导体晶片。然而,通过这样的方法,会形成在厚度方向上具有非对称性的层叠结构的晶片层叠体。通过上述方法依次层叠的薄化晶片之间的接合方式为:先前层叠在基础晶片上的薄化晶片的元件形成面与伴随在支撑晶片上且待进一步层叠的薄化晶片的背面侧的接合,即Face-to-Back的接合。在形成的晶片层叠体中,这样的接合方式在层叠方向上是连续的。即,形成的晶片层叠体在其厚度方向上具有非对称性的层叠结构。具有非对称性的层叠结构的晶片层叠体容易发生翘曲。该翘曲的程度存在下述倾向:该晶片层叠体的晶片总数(即,晶片间接合的总数)越增加,则该翘曲的程度越累积而增大。晶片层叠体的翘曲对于以高精度对该晶片层叠体进行各种加工工序而言是不优选的。另外,在上述的方法中需要以下工序:用于将形成目标的晶片层叠体中不包含的支撑晶片与半导体晶片临时粘接的工序、进行该支撑晶片的移除的工序、以及该移除后的清洗工序。从抑制设备投资费用、使用材料费用等制造成本的观点考虑,这些工序的实施是不优选的。从抑制制造过程中的工序数量的观点考虑,这些工序的实施也是不优选的。本专利技术是在以上的背景下设计得到的,其目的在于在经过制作有半导体元件的晶片的层叠而将半导体元件多层化的半导体装置制造方法中,提供适于在抑制晶片层叠体的翘曲的同时效率良好地制造半导体装置的方法。解决课题的方法本专利技术提供的半导体装置制造方法至少包括如下所述的准备工序、薄化工序、以及接合工序。在准备工序中,准备必要数量的多个第1晶片层叠体。各第1晶片层叠体包含具有层叠结构,该层叠结构包含元件形成面及与其相反的背面的第1晶片、以及具有元件形成面及与其相反的背面的第2晶片,且这些第1晶片及第2晶片的元件形成面侧彼此经由例如粘接剂层或通过直接接合而接合在一起。第1晶片及第2晶片分别是具有能够在其中制作半导体元件的半导体晶片主体的晶片,其元件形成面是经过晶体管形成工序、并根据需要经过布线形成工序等而形成了多个半导体元件的一侧的面。在薄化工序中,第1晶片层叠体的第1晶片经薄化而形成具有该薄化第1晶片的第1晶片层叠体。这样的薄化工序对每个第1晶片层叠体进行,并进行至少2次(即,2次以上的必要次数)。在接合工序中,经过薄化工序后的两个第1晶片层叠体的薄化第1晶片彼此经由例如粘接剂层或通过直接接合而接合,形成第2晶片层叠体。在本半导体装置制造方法的接合工序中,如上所述地使经过薄化工序后的两个第1晶片层叠体的薄化第1晶片间接合。这些第1晶片层叠体分别具有层叠结构,所述层叠结构除薄化第1晶片以外,还包含第2晶片。因此,通过接合工序形成的第2晶片层叠体具有在厚度方向上对称性的层叠结构,所述层叠结构包含两个第2晶片、以及使元件形成面侧彼此接合而夹在该第2晶片间的两个薄化第1晶片。具有在厚度方向上对称性的层叠结构的晶片层叠体不易发生翘曲。因此,本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时制造半导体装置。此外,在本半导体装置制造方法中,在具有元件形成面的晶片的薄化和随后的层叠时,不利用在形成目标的晶片层叠体中不包含的支撑晶片。因此,在本半导体装置制造方法中,不需要与其它方法相关的上述的支撑晶片临时粘接工序、支撑晶片移除工序、以及随后的薄化晶片表面清洗工序。这样的构成适于效率良好地制造半导体装置。具体而言,这样的构成从抑制设备投资费用、使用材料费用等制造成本、以及抑制制造过程中的工序数量的观点考虑是优选的。如上所述,本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时效率良好地制造半导体装置。本半导体装置制造方法优选进一步包括在第2晶片层叠体内形成贯通电极的工序。对于该工序中形成的贯通电极而言,从上述的薄化工序中形成的第2晶片层叠体中位于层叠方向的一端的第2晶片的背面至位于另一端的第2晶片的元件形成面,贯穿着该第2晶片层叠体内而延伸。更优选本半导体装置制造方法在这样的贯通电极形成工序之前进一步包括对第2晶片层叠体中位于层叠方向的上述一端的第2晶片进行薄化的工序。根据这样的构成,在制造的半导体装置中,能够以短距离将半导体元件间适当地电连接。因此,对于制造的半导体装置而言,这些构成在实现效率良好的数字信号处理的方面是适合的,在抑制高频信号的衰减的方面是适合的,而且在抑制电力消耗的方面是适合的。本半导体装置制造方法优选进一步包括至少一个追加薄化工序、以及针对每个该追加薄化工序进行的随后的追加接合工序。在追加薄化工序中,第2晶片层叠体中位于层叠方向的一端的第2晶片被薄化,形成具有该薄化第2晶片的第2晶片层叠体。在随后的追加接合工序中,相对于第2晶片层叠体的薄化第2晶片,经由粘接剂层或通过直接接合将经过上述的薄化工序后的第1晶片层叠体的薄化第1晶片接合,从而形成晶片层数增加了的第2晶片层叠体。供于追加薄化工序的第2晶片层叠体为上述的接合工序中形成的第2晶片层叠体、或经过了先前的追加薄化工序和随后的追加接合工序后的第2晶片层叠体。通过经过这样的追加薄化工序和随后的追加接合本文档来自技高网...

【技术保护点】
1.一种半导体装置制造方法,该方法包括:/n准备具有层叠结构的多个第1晶片层叠体的工序,所述层叠结构包含具有元件形成面及与其相反的背面的第1晶片、以及具有元件形成面及与其相反的背面的第2晶片,且该第1晶片及第2晶片的元件形成面侧彼此接合;/n将所述第1晶片层叠体的第1晶片薄化而形成具有该薄化第1晶片的第1晶片层叠体的至少两个薄化工序;以及/n将经过所述薄化工序后的两个第1晶片层叠体的薄化第1晶片侧彼此接合而形成第2晶片层叠体的接合工序。/n

【技术特征摘要】
【国外来华专利技术】20181023 JP 2018-1990091.一种半导体装置制造方法,该方法包括:
准备具有层叠结构的多个第1晶片层叠体的工序,所述层叠结构包含具有元件形成面及与其相反的背面的第1晶片、以及具有元件形成面及与其相反的背面的第2晶片,且该第1晶片及第2晶片的元件形成面侧彼此接合;
将所述第1晶片层叠体的第1晶片薄化而形成具有该薄化第1晶片的第1晶片层叠体的至少两个薄化工序;以及
将经过所述薄化工序后的两个第1晶片层叠体的薄化第1晶片侧彼此接合而形成第2晶片层叠体的接合工序。


2.根据权利要求1所述的半导体装置制造方法,其中,所述第1晶片层叠体中的第1晶片与第2晶片之间经由粘接剂层或通过直接接合而接合在一起。


3.根据权利要求1或2所述的半导体装置制造方法,其中,在所述接合工序中,经由粘接剂层或通过直接接合将所述两个第1晶片层叠体的薄化第1晶片之间接合。


4.根据权利要求1~3中任一项所述的半导体装置制造方法,其进一步包括:
形成贯通电极的贯通电极形成工序,所述贯通电极从所述第2晶片层叠体中位于层叠方向的一端的第2晶片的背面至位于另一端的第2晶片的元件形成面,贯穿着该第2晶片层叠体内而延伸。


5.根据权利要求4所述的半导体装置制造方法,其在所述贯通电极形成工序之前进一...

【专利技术属性】
技术研发人员:辻直子山川章隅田克彦
申请(专利权)人:株式会社大赛璐
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1