设计和均匀地共同制造通过衬底的小过孔和大腔体的方法技术

一种在衬底或晶片或者衬底或晶片的一部分中同时形成开口的方法，其中所述开口中的至少一个开口具有相对高的高宽比，所述开口中的另一个具有相对低的高宽比，该方法包括：将衬底或晶片或者衬底或晶片的一部分接合到载体衬底；在衬底或晶片中或者在衬底或晶片的一部分中形成环沟槽，环沟槽具有外周边和内周边，外周边对应于开口中的具有所述相对低的高宽比的所述另一个开口的外周边，内周边与外周边间隔开预定距离；在形成环沟槽的同时，在所述衬底或晶片中或者在衬底或晶片的一部分中形成具有所述高的高宽比的开口；以及将衬底或晶片或衬底或晶片的一部分与载体衬底分离。

【技术实现步骤摘要】
【国外来华专利技术】设计和均匀地共同制造通过衬底的小过孔和大腔体的方法相关申请的交叉引用本申请要求于2018年11月12日提交的美国临时专利申请No.62/758,825的优先权和权益以及于2019年8月30日提交的美国非临时专利申请No.16/557,811的优先权和权益，该两件申请的公开内容以引用方式并入本文中。本申请还涉及于2018年10月11日提交的美国申请No.16/158,212，该申请的公开内容也以引用方式并入本文中。关于联邦政府资助的研究或开发的声明本专利技术是在美国政府的支持下以合同号FA8650-13-C-7324进行的。美国政府对本专利技术享有某些权利。
本专利技术涉及一种使用同一蚀刻工艺有效设计和制造小过孔(例如具有30μm直径)和大腔体(其横向尺寸为过孔的直径的3至100倍)的方法。本专利技术的实施例可以用于制造于2018年10月11日提交的US专利申请No.16/158,212中描述的包括集成电路和贯穿晶片的腔体的载体晶片，该申请如同已完全阐述的以引用方式并入本文中。
技术介绍
本领域中存在制造包括集成电路和贯穿晶片的腔体的载体晶片的需求，诸如例如在美国申请No.16/158,212中描述的，其公开了用于微波集成电路(MECAMIC)装置和工艺的金属嵌入式芯片组件，并允许以晶片级将微电子晶体管小芯片嵌入到具有预制造的互连件和集成电路(诸如无源部件)的晶片中。换句话说，MECAMIC装置将装置的前端制造与装置的后端互连件制造脱离。这允许以较低的成本更快地制造装置，并在没有成本和周期时间负担的情况下将晶体管技术扩大到电路。MECAMIC装置的形成在载体晶片的上表面上的至少一个集成电路可能需要用于电连接到载体晶片的下表面的贯穿晶片的过孔。这种过孔通常具有小直径(几十微米的量级)和高的高宽比(其高度大于其宽度)。另一方面，载体晶片的贯穿晶片的腔体通常比起高度宽很多，并且具有低的高宽比。众所周知，蚀刻工艺可以在横向方向和竖直方向上具有不同的蚀刻率。图1是描绘了与宽度有关的蚀刻率的示例的SEM，其为蚀刻有不同宽度的图案的硅晶片的竖直截面。60μm宽度与10μm图案之间的蚀刻率(6X比率)为2X。该图突出显示了同时形成不同尺寸的特征所面临的挑战。在此图像(DRIE蚀刻的硅晶片的SEM截面)中，沟槽的宽度为10μm至60μm，蚀刻深度变化了2X。如图1中所示，对于给定的蚀刻工艺，产生更深的蚀刻(因此更长的蚀刻时间)意味着更宽的蚀刻。因此，在现有技术中存在这样的技术问题：需要两种不同的蚀刻工艺来在公共载体晶片中蚀刻相对窄并因此具有相对高的高宽比的过孔，和相对宽并因此具有相对低的高宽比的腔体。实际上，使用同一蚀刻工艺来蚀刻低高宽比的腔体和高高宽比的过孔两者导致过孔的深度蚀刻不完全，或者导致腔体的横向过蚀刻，这可能导致对晶片的前侧图案的有害破坏；和/或有害地影响晶片的前侧的平面性。可替换地，使用多蚀刻工艺既费时又费钱。存在用单个蚀刻工艺在给定载体晶片中蚀刻具有高的高宽比的过孔和具有低的高宽比的腔体的有效方法的需求。
技术实现思路
本公开涉及一种允许使用单个蚀刻工艺在同一晶片中蚀刻高高宽比的过孔和低高宽比的贯穿晶圆的腔体的工艺。本专利技术的实施例涉及一种方法，包括：提供晶片，其包括具有衬底顶表面和衬底底表面的衬底；形成在所述衬底中并且包括至少一条导电线的集成电路；以及覆盖所述衬底顶表面的顶层；穿过所述顶层并且向下至所述衬底顶表面，蚀刻出限定了预定周边的第一环沟槽；将载体晶片附着到所述顶层的顶表面；穿过衬底，至少蚀刻第二环沟槽和第一过孔，第二环沟槽具有从所述衬底底表面延伸到所述第一环沟槽的所述预定周边，由此形成晶片的位于所述周边内部的仅附着到所述载体晶片的一部分，第一过孔从所述衬底底表面延伸到所述至少一条导电线；以及去除所述载体晶片与晶片的位于所述周边内部的所述一部分。根据本专利技术的实施例，所述方法包括在蚀刻所述第二环沟槽和第一过孔之前，使所述衬底底表面的一侧上的衬底减薄。根据本专利技术的实施例，所述方法包括在蚀刻所述第二环沟槽和第一过孔之前，在所述衬底底表面上形成蚀刻掩模。根据本专利技术的实施例，所述方法包括用导电材料填充所述第一过孔。根据本专利技术的实施例，所述第一过孔具有宽度和高度，所述周边具有长度、宽度和高度；周边的长度和宽度均大于所述第一过孔的宽度的两倍。根据本专利技术的实施例，所述第一过孔的宽度最多为所述第一过孔的高度的一半。根据本专利技术的实施例，周边的长度和宽度中的至少一个包括在所述第一过孔的宽度的5倍与100倍之间。根据本专利技术的实施例，所述第一过孔的宽度为30微米。根据本专利技术的实施例，所述方法包括使用等离子体干蚀刻进行穿过衬底的蚀刻。根据本专利技术的实施例，所述衬底是SiC衬底。本专利技术的另一实施例涉及一种方法，包括：提供晶片，所述晶片具有衬底和集成电路，所述衬底具有衬底顶表面和衬底底表面；所述集成电路形成在所述衬底顶表面上，并且包括至少一条导电线；将载体晶片附着到所述顶层的顶表面；穿过所述衬底至少蚀刻出第一环沟槽和第一过孔，其中所述第一环沟槽具有从所述衬底底表面延伸到所述衬底顶表面的预定周边，由此形成所述晶片的位于所述周边内部的仅附着到所述载体晶片的一部分；所述第一过孔从所述衬底底表面延伸到所述至少一条导电线；以及去除所述载体晶片与所述晶片的位于所述周边内部的所述一部分。根据本专利技术的实施例，顶层覆盖所述衬底顶表面；所述方法包括在所述将载体晶片附着到所述顶层的顶表面之前，穿过所述顶层并向下至所述衬底顶表面，在所述预定周边上方蚀刻出第二环沟槽。根据本专利技术的实施例，所述方法包括在蚀刻所述第一环沟槽和所述第一过孔之前，使所述衬底底表面的一侧上的所述衬底减薄。根据本专利技术的实施例，所述方法包括在蚀刻所述第一环沟槽和所述第一过孔之前，在所述衬底底表面上形成蚀刻掩模。根据本专利技术的实施例，所述第一过孔具有宽度和高度，并且其中，所述周边具有长度、宽度和高度；所述周边的长度和宽度高均大于所述第一过孔的宽度的两倍。本专利技术的另一实施例涉及一种方法，包括：提供晶片，所述晶片具有衬底和集成电路，所述衬底具有衬底顶表面和衬底底表面；所述集成电路形成在所述衬底顶表面上并且包括至少一条导电线；将载体晶片附着到所述顶层的顶表面；穿过所述衬底至少蚀刻出第一环沟槽，所述第一环沟槽具有从所述衬底底表面延伸到所述衬底顶表面的预定周边，由此形成所述晶片的位于所述周边内部的仅附着到所述载体晶片的一部分；以及去除所述载体晶片与所述晶片的位于所述周边内部的所述一部分。根据本专利技术的实施例，所述方法包括在穿过所述衬底蚀刻所述第一环沟槽的同时，穿过衬底蚀刻出第一过孔，第一过孔从所述衬底底表面延伸到所述至少一条导电线。根据本专利技术的实施例，顶层覆盖所述衬底顶表面；所述方法包括在将载体晶片附着到所述顶层的顶表面之前，穿过所述顶层并向下至所述衬底顶表面、在所述预定周边上方蚀刻出第二环沟槽。根据本专利技术的实施例，所述方法包括在蚀刻所本文档来自技高网...

【技术保护点】
1.一种方法，包括：提供优选地具有形成在其中的集成电路的衬底或晶片；在所述衬底或晶片的至少第一部分或层中蚀刻出第一环沟槽，所述第一环沟槽具有第一周边，并且从所述衬底或晶片的第一主表面延伸；将载体晶片附着到所述衬底或晶片的主表面；在所述衬底或晶片的第二部分或层中蚀刻出第二环沟槽，所述第二环沟槽具有第二周边，所述第二周边的尺寸被设置为符合所述第一环沟槽的所述第一周边的确定限制内，所述第二环沟槽从所述衬底或晶片的第二主表面延伸，从而限定所述衬底或晶片的设置在所述第一周边和所述第二周边内部的仅附着到所述载体晶片的一部分；以及去除所述载体晶片以及所述衬底或晶片的先前设置在所述第一周边和所述第二周边内部的所述一部分。/n

【技术特征摘要】
【国外来华专利技术】20181112 US 62/758,825;20190830 US 16/557,8111.一种方法，包括：提供优选地具有形成在其中的集成电路的衬底或晶片；在所述衬底或晶片的至少第一部分或层中蚀刻出第一环沟槽，所述第一环沟槽具有第一周边，并且从所述衬底或晶片的第一主表面延伸；将载体晶片附着到所述衬底或晶片的主表面；在所述衬底或晶片的第二部分或层中蚀刻出第二环沟槽，所述第二环沟槽具有第二周边，所述第二周边的尺寸被设置为符合所述第一环沟槽的所述第一周边的确定限制内，所述第二环沟槽从所述衬底或晶片的第二主表面延伸，从而限定所述衬底或晶片的设置在所述第一周边和所述第二周边内部的仅附着到所述载体晶片的一部分；以及去除所述载体晶片以及所述衬底或晶片的先前设置在所述第一周边和所述第二周边内部的所述一部分。


2.根据权利要求1所述的方法，还包括：在蚀刻所述第二环沟槽之前，使所述衬底的远离所述载体晶片的一侧上的所述衬底或晶片减薄。


3.根据权利要求1所述的方法，还包括：在蚀刻所述第二环沟槽之前，在所述衬底或晶片的所述第二主表面上形成蚀刻掩模。


4.根据权利要求1所述的方法，还包括：在所述衬底或晶片的所述第一部分或层和所述第二部分或层中蚀刻出所述第一环沟槽的同时，在所述衬底或晶片的所述第一部分或层和所述第二部分或层中蚀刻出至少一个过孔，并且随后可选地用导电材料填充所述第一过孔。


5.根据权利要求4所述的方法，其中，所述第一过孔具有宽度和高度，并且所述周边具有长度、宽度和高度；所述周边的长度大于所述第一过孔的宽度的两倍，并且所述周边的宽度不大于所述第一过孔的宽度的两倍。


6.根据权利要求5所述的方法，其中，所述第一过孔的宽度最大为所述第一过孔的高度的一半。


7.根据权利要求6所述的方法，其中，所述周边的长度和宽度包括在所述第一过孔的宽度的5倍与100倍之间。


8.根据权利要求7所述的方法，其中，所述第一过孔的宽度大约为30微米。


9.根据前述权利要求中任一项所述的方法，其中，使用等离子体干蚀刻来进行穿过所述衬底的所述蚀刻。


10.根据权利要求1至8中任一项所述的方法，其中，所述衬底是SiC衬底。


11.一种方法，包括：提供晶片，所述晶片具有衬底和集成电路，所述衬底具有衬底顶表面和衬底底表面；所述集成电路形成在所述衬底顶表面上并且包括至少一条导电线；将载体晶片附着到所述顶层的顶表面；穿过衬底至少蚀刻出第一环沟槽和第一过孔，所述第一环沟槽具有从所述衬底底表面延伸到所述衬底顶表面的预定周边，由此形成所述晶片的位于所述周边内部的仅附着到所述载体晶片的一部分；所述第一过孔从所述衬底底表面延伸到所述至少一条导电线；以及去除所述载体晶片与所述晶片的位于所述周边内部的所述一部分。


12.根据权利要求11所述的方法，其中，顶层覆盖所述衬底顶表面；所述方法还包括：在所述将载体晶片附着到所述顶层的顶表面之前，穿过所述顶层并向下至所述衬底顶表面、在所述预定周边上...

【专利技术属性】
技术研发人员：弗洛里安·G·埃罗，
申请(专利权)人：HRL实验室有限责任公司，
类型：发明
国别省市：美国;US