理想数码速印机接口装置制造方法及图纸

本发明专利技术公开一种理想数码速印机接口装置，连接于计算机和理想数码速印机之间，一端与计算机总线相连，另一端与理想数码速印机相连；所述接口装置包括控制卡和速印机通讯卡，二者之间通过电缆相连；控制卡包括并口仿真模块、数字信号处理模块、图象定时信号、异步串行接口、动态存储器、动态存储器控制电路。所述速印机通讯卡包括依次相连的电平转换电路、译码电路和并行输入输出接口。本发明专利技术结构简单、成本低，便于使用。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种PC系列微型计算机与理想数码速印机相联接的接口装置。理想数码速印机是一种集全自动扫描、制版、装版、卸版、印刷于一体的速印设备，集中了复印机、油印机、胶印机等设备的优点，同时又避免了这些设备的不足，操作简单，印刷质量精美，具有256级灰度，印刷速度快，成本低。随着计算机与理想数码速印机数量的大幅增长，联接计算机与数码速印机的接口装置成为许多理想数码速印机用户迫切需要的配件。目前现有的接口装置都有各自的缺点，比如一种用于TR系列的理想数码速印机的接口装置在GR系列的理想数码速印机上无法使用。还有一种接口装置在使用时必须打印到文件进行缓冲，再输出至数码速印机上，用户使用起来很不方便。本专利技术的目的就是为了解决以上问题，提供一种理想数码速印机接口装置，能将计算机与理想数码速印机相联接，将计算机中编辑好的文件直接打印输出至数码速印机，又能将数码速印机上的扫描文稿输入到计算机里存储处理；且兼容性好，使用方便。本专利技术实现上述目的的方案是一种理想数码速印机接口装置，连接于计算机和理想数码速印机之间，一端与计算机总线相连，另一端与理想数码速印机相连；其特征是所述接口装置包括控制卡和速印机通讯卡，二者之间通过电缆相连；所述控制卡包括并口仿真模块、数字信号处理模块、图象定时信号、异步串行接口、动态存储器、动态存储器控制电路；其中并口仿真模块既与计算机总线双向连接，又与数字信号处理模块双向相连；所述数字信号处理模块还分别与动态存储器、图象定时信号和异步串行接口双向相连；动态存储器还与动态存储器控制电路双向相连；异步串行接口和图象定时信号还分别与速印机通讯卡双向相连。由于采用了以上的方案，计算机打印数据流经并口仿真模块时即可被截获，截获的数据在数字信号处理模块的控制下转化成光栅数据，并缓冲在DRAM中，然后再在速印机图象定时信号的控制下发往速印机。这样就解决了计算机硬件设备兼容问题和大容量图象数据的动态存储以及图象数据的硬件加速问题，从而不用打印到文件上进行缓冲，使用方便。由于计算机和理想数码速印机之间数据可以双向传输，既能将计算机中编辑好的文件直接打印输出至数码速印机，又能将数码速印机上的扫描文稿输入到计算机里存储处理。附图说明图1是本专利技术实施例控制卡部分及其连接原理示意框图。图2是本专利技术实施例速印机通讯卡部分示意框图。图3是本专利技术实施例上位机软件流程PC(即计算机，下同)命令接收部分示意图。图4是本专利技术实施例上位机软件流程PC命令发送部分示意图。图5是下位机软件流程图。图6是打印处理模块流程图。图7是扫描处理模块流程图。图8是并口仿真模块示意图。下面通过具体的实施例并结合附图对本专利技术作进一步详细的描述。实施例一见图1，所示为一种理想数码速印机接口装置，连接于计算机和理想数码速印机之间，一端与计算机总线(PC ISA总线)100相连，另一端与理想数码速印机200相连；所述接口装置包括控制卡1和速印机通讯卡2，二者之间通过电缆相连；所述控制卡包括并口仿真模块11、数字信号处理模块(又称DSP处理模块，英文全称Digital SingnalProcessor)12、图象定时信号13、异步串行接口14、动态存储器(DRAM)15、动态存储器控制电路16。其中并口仿真模块11用于将非标准设备转换成标准windows(即微软视窗)设备，其示意图见图8，主要通过定制芯片PLSI2096实现，该并口仿真模块11既与计算机总线100双向连接，又与数字信号处理模块12双向相连；所述数字信号处理模块12还分别与动态存储器15、图象定时信号13和异步串行接口14双向相连，其内部加载有处理程序，主要通过数字信号处理器芯片TMS320F206实现；动态存储器15还与动态存储器控制电路16双向相连，这两部分电路是常规电路，其电路描述略；异步串行接口14和图象定时信号13还分别与速印机通讯卡2双向相连；异步串行接口14主要由异步串行通讯芯片8251组成。图象定时信号13用于对扫描过程和制版(速印)过程进行同步。图8中各符号定义采用国际通用名称，分别如下PD0-PD7ISA总线数据线；PA0-PA9ISA总线地址线；IOR、IPWISA总线、外设读、写信号；AENISA地址使能；SELECT地址跳线；D0-D7数字信号处理器DSP数据线；A16-A21DRAM扩展地址线；A13-A15数字信号处理器DSP地址线；SCLK、MODE、TSPEN、SDI、SDOJATG接口(逻辑扫描电路标准接口，与IEEE1149.1兼容)；RESET复位引脚；SRSET复位引脚；RD、WE数字信号处理器DSP读写信号；IS数字信号处理器DSP的I/O选择信号；IO3地址选择信号线(数字信号处理器DSP和计算机PC的地址切换)；DR串行接收数据线；FS同步串行通讯、帧同步信号；STRB数字信号处理器DSP地址选通信号；RDCLK光栅时钟信号；RHE速印机水平同步信号；RSDATA速印机扫描信号；RPDATA速印机制版信号；RCRRDY速印机命令握手信号；RVSYNC速印机垂直同步信号；RRBUSY速印机忙信号；RRPWR速印机加电信号；CS异步串行芯片8251片选信号；ARESET异步串行芯片8251复位信号；TRCLK异步串行芯片8251波特时钟；ACLK异步串行芯片8251时钟；DX串行发送数据线；GND为接地端；VCC为电源端；其他接线端NO、NC、GOE0、GOE1、INT2-INT5、Y0-Y2、A22、A23未使用。图中管脚上的标号1-128为管脚序号。见图2，所述速印机通讯卡2包括依次相连的电平转换电路22、译码电路21和并行输入输出接口(PIOparallel input and output)23。译码电路21用于地址译码，主要通过一些门电路实现；电平转换电路22用于将控制卡1中输出的IEEE422电平转换成TTL电平；主要通过IEEE422协议芯片26LS31、26LS32实现。并行输入输出接口(PIO接口)23主要用芯片8255实现。使用时，将控制卡2接在计算机的计算机总线100上，并在数码速印机内插上速印机通讯卡2，通过37芯电缆与计算机计算机总线100上的控制卡相连，用驱动程序(其流程图见附图3-5)完成计算机对速印机的控制。该驱动程序可在WINDOWS环境下通过打印管理器安装，对不同分辨率的速印机能自动识别、转换。通过本接口装置(配合软件)，可使PC机控制理想数码速印机做如下各种设定及动作。一)设定联机/脱机；二)设定印刷张数；三)WINDOWS制版；四)设定扫描；五)印刷。通过本接口装置能对理想数码速印机扫描的原稿图象以BMP格式进行存储，之后可将图象剪贴到WINDOWS剪贴板上进行WINDOWS标准图象处理，也可利用其它图象处理软件进行图象处理。计算机打印数据流经并口仿真模块11时即可被截获，并口仿真模块由ispLSI2096(In system programmble large scale integrate 2096)来完成，截获的数据在数字信号处理模块12的控制下转化成光栅数据，并缓冲在动态存储器15中，然后再在速印机图象定时信号的控制下发往速印机。其接口软件分为下位机软件和上位机软件，分别安装于控制本文档来自技高网...

【技术保护点】
一种理想数码速印机接口装置，连接于计算机和理想数码速印机之间，一端与计算机总线（１００）相连，另一端与理想数码速印机（２００）相连；其特征是：所述接口装置包括控制卡（１）和速印机通讯卡（２），二者之间通过电缆相连；所述控制卡包括并口仿真模块（１１）、数字信号处理模块（１２）、图象定时信号（１３）、异步串行接口（１４）、动态存储器（１５）、动态存储器控制电路（１６）；其中并口仿真模块（１１）既与计算机总线（１００）双向连接，又与数字信号处理模块（１２）双向相连；所述数字信号处理模块（１２）还分别与动态存储器（１５）、图象定时信号（１３）和异步串行接口（１４）双向相连；动态存储器（１５）还与动态存储器控制电路（１６）双向相连；异步串行接口（１４）和图象定时信号（１３）还分别与速印机通讯卡（２）双向相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：王晓磊，于飞，黄勇，
申请(专利权)人：深圳奥士达电子有限公司，
类型：发明
国别省市：94[中国|深圳]