静电保护结构和静电保护电路制造技术

本发明专利技术提供一种静电保护结构和静电保护电路，所述静电保护结构用于对耐压容忍电路提供静电保护，所述耐压容忍电路包括：电源电压端，用于加载电源电压；外接输入端，用于接收外部电压信号；所述电源电压端和外接输入端之间连接有第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的掺杂区形成在衬底的同一阱区中；所述静电保护结构包括：第一静电释放响应电路，连接于电源电压端和阱区之间，用于在电源电压端向外接输入端释放静电时，触发电源电压和阱区之间静电释放通路；第二静电释放响应电路，连接于外接输入端和阱区之间，用于在外接输入端向电源电压端释放静电时，触发外接输入端和阱区之间静电释放通路。本发明专利技术能优化静电保护效果。

【技术实现步骤摘要】
静电保护结构和静电保护电路
本专利技术实施例涉及半导体制造领域，尤其涉及一种静电保护结构和静电保护电路。
技术介绍
在集成电路(integratedcircuits，IC)，静电放电(electrostaticdischarge，ESD)对芯片的可靠性影响不容忽视，尤其在深亚微米、纳米技术普遍应用的当今，外部环境、人体、机械、辐射场等静电放电对IC破坏性的影响更加显著，业界在IC的设计与制造过程中对ESD的防护做了大量的研究与实践。在集成电路芯片的制作和应用中，随着超大规模集成电路工艺技术的不断提高，目前的CMOS集成电路制作技术已经进入深亚微米、纳米阶段，MOS器件的尺寸不断缩小，栅氧化层的厚度越来越薄，MOS器件耐压能力不断下降，静电放电对集成电路的危害变得越来越显著。因此，对集成电路进行ESD保护也变得尤为重要。在系统级芯片(SystemonChip，SOC)的设计中，通常有输入信号电压高于电源(VDD)电压的情况，此时需要采用耐压容忍电路进行信号的传输。然而，设计有耐压容忍电路的芯片，接收耐压容忍电路所传输信号的内部功能性电路存在被ESD而损毁的问题。
技术实现思路
本专利技术实施例解决的问题是提供一种静电保护结构和静电保护电路，优化静电保护效果。为解决上述问题，本专利技术提供一种静电保护结构，用于对耐压容忍电路提供静电保护，所述耐压容忍电路包括：电源电压端，用于加载电源电压；外接输入端，用于接收外部电压信号；所述电源电压端和外接输入端之间连接有第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的掺杂区形成在衬底的同一阱区中；所述静电保护结构包括：第一静电释放响应电路，连接于电源电压端和阱区之间，用于在电源电压端向外接输入端释放静电时，触发电源电压和阱区之间的静电释放通路；第二静电释放响应电路，连接于外接输入端和阱区之间，用于在外接输入端向电源电压端释放静电时，触发外接输入端和阱区之间的静电释放通路。可选地，所述第一晶体管为第一P型晶体管，所述第二晶体管为第二P型晶体管，所述第一P型晶体管和第二P型晶体管共漏极连接；所述第一P晶体管的源极为所述电源电压端，所述第二P型晶体管的源极为所述外接输入端；所述阱区为N型阱区。可选地，所述第一静电释放响应电路包括：电容器，与电源电压端相连，用于在电源电压端向外接输入端释放静电时进行充电；导通开关，与所述电容器相连，包括控制端、第一连接端和第二连接端，用于在控制端被触发时实现第一连接端和第二连接端的电连接，所述控制端与所述电容器相连，所述第一连接端连接地端，所述第二连接端与所述阱区相连。可选地，所述导通开关为第一N型晶体管，所述第一N型晶体管的栅极与所述电容器相连，第一N型晶体管的源极与所述N型阱区相连，第一N型晶体管的漏极与所述地端相连。可选地，所述第一N型晶体管的栅极与所述漏极之间还连接有一电阻器。可选地，所述第二静电释放响应电路包括：多个串联的单向开关。可选地，所述单向开关为二极管。可选地，所述耐压容忍电路还包括：选择电路，用于选择电源电压端和外接输入端的高电压加载至所述阱区，所述选择电路包括：与所述电源电压端相连的第一输入端，与所述外接输入端相连的第二输入端，以及与所述阱区相连的输出端。可选地，所述选择电路包括：第三P型晶体管，所述第三P型晶体管的栅极与所述电源电压端相连，所述第三P型晶体管的源极与所述外接输入端相连，所述第三P型晶体管的漏极与所述N型阱区相连；以及第四P型晶体管，所述第四P型晶体管的栅极与所述外接输入端相连，所述第四P型晶体管的源极与电源电压端相连，所述第四P型晶体管的漏极与N型阱区相连。可选地，所述耐压容忍电路还包括：地端静电释放电路，连接于所述外接输入端和地端之间。可选地，所述地端静电释放电路包括：串联连接的第二N型晶体管和第三N型晶体管。相应地，本专利技术还提供一种静电保护电路，包括：耐压容忍电路，用于实现外部电压信号的传输，包括：电源电压单元，用于提供电源电压；外接输入焊垫，用于接收外部电压信号；所述电源电压单元与外接输入焊垫之间连接有第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的掺杂区形成在衬底的阱区中；所述耐压容忍电路还包括：本专利技术提供的所述静电保护结构；功能电路，连接于所述电源电压单元和地端之间。可选地，还包括：电源箝位电路，连接于所述电源电压单元和地端之间。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例中的静电保护结构包括：第一静电释放响应电路和第二静电释放响应电路，第一静电释放响应电路连接于电源电压端和阱区之间，在电源电压端积累有静电电荷时，能触发使电源电压和阱区之间形成电流通路，用于进行静电释放；类似的，所述第二静电释放响应电路连接于外接输入端和阱区之间，在外接输入端积累有静电电荷时，能触发外接输入端和阱区之间形成电流通路，用于进行静电释放。因此，本专利技术实施例的静电保护结构能够及时释放静电荷，避免衬底中寄生PNP因积累较多电荷而造成电压过大而开启，从而可以避免PMOS泄放ESD电流的问题，进而优化了静电保护效果、保护了其他电路的安全性。附图说明图1为一种静电保护电路的示意图；图2为图1所示静电保护电路的半导体结构侧视图；图3为本专利技术实施例静电保护电路的电路示意图；图4为本专利技术实施例静电保护结构的侧面示意图；图5为本专利技术静电保护电路的电流-电压测试曲线图。具体实施方式由
技术介绍
可知，现有技术设计有耐压容忍电路的芯片中，内部电路存在被ESD而损毁的问题，下面结合常规设计对产生ESD的原因进行分析。参考图1和图2，分别示意除了现有技术电路示意图和半导体结构示意图。现有技术中系统级芯片包括：所述耐压容忍电路10，内部电路20和电源箝位电路，其中，所述耐压容忍电路10用于实现外接信号的传输，所述耐压容忍电路10中包括两个串联的PMOS12、13，所述PMOS的掺杂区形成在衬底的N型阱区中。由于外接信号的电压有存在超过电源电压的可能，所述耐压容忍电路10还设置了选择电路11，连接于所述电源电压单元VDD1和外接信号输入焊盘I/O之间。所述选择电路11为一高电平选择电路，用于选择电源电压和外接信号电压中比较高的加载至所述N型阱区中，以避免外接信号的电压超过电源电压时产生电流向电源总线倒灌的问题。这种结构避免了外接信号输入焊盘I/O向电源电压单元VDD1的电流倒灌，相应地，在产生静电积累要进行静电释放时，也阻断了外接信号输入焊盘I/O向电源电压单元VDD1的静电释放通路。继续参考图2，为图1所示椭圆虚线框对应的半导体结构的侧面剖视图。本实施例中，位于电源电压单元VDD1和外接信号输入焊盘I/O之间的两个相连的PMOS管掺杂区形成于N型阱区中，并产生了寄生的横向PNP三极管，寄生横向pnp三极管因为外接信号输入焊盘I/O积累大量静电荷而造成电压过大而开启，导致PMOS泄放ESD电流。在这个本文档来自技高网...

【技术保护点】
1.一种静电保护结构，用于对耐压容忍电路提供静电保护，所述耐压容忍电路包括：电源电压端，用于加载电源电压；外接输入端，用于接收外部电压信号；所述电源电压端和外接输入端之间连接有第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的掺杂区形成在衬底的同一阱区中；其特征在于，所述静电保护结构包括：/n第一静电释放响应电路，连接于电源电压端和阱区之间，用于在电源电压端向外接输入端释放静电时，触发电源电压和阱区之间的静电释放通路；/n第二静电释放响应电路，连接于外接输入端和阱区之间，用于在外接输入端向电源电压端释放静电时，触发外接输入端和阱区之间的静电释放通路。/n

【技术特征摘要】
1.一种静电保护结构，用于对耐压容忍电路提供静电保护，所述耐压容忍电路包括：电源电压端，用于加载电源电压；外接输入端，用于接收外部电压信号；所述电源电压端和外接输入端之间连接有第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的掺杂区形成在衬底的同一阱区中；其特征在于，所述静电保护结构包括：
第一静电释放响应电路，连接于电源电压端和阱区之间，用于在电源电压端向外接输入端释放静电时，触发电源电压和阱区之间的静电释放通路；
第二静电释放响应电路，连接于外接输入端和阱区之间，用于在外接输入端向电源电压端释放静电时，触发外接输入端和阱区之间的静电释放通路。


2.如权利要求1所述的静电保护结构，其特征在于，所述第一晶体管为第一P型晶体管，所述第二晶体管为第二P型晶体管，所述第一P型晶体管和第二P型晶体管共漏极连接；所述第一P晶体管的源极为所述电源电压端，所述第二P型晶体管的源极为所述外接输入端；所述阱区为N型阱区。


3.如权利要求2所述的静电保护结构，其特征在于，所述第一静电释放响应电路包括：
电容器，与电源电压端相连，用于在电源电压端向外接输入端释放静电时进行充电；
导通开关，与所述电容器相连，包括控制端、第一连接端和第二连接端，用于在控制端被触发时实现第一连接端和第二连接端的电连接，所述控制端与所述电容器相连，所述第一连接端连接地端，所述第二连接端与所述阱区相连。


4.如权利要求3所述的静电保护结构，其特征在于，所述导通开关为第一N型晶体管，所述第一N型晶体管的栅极与所述电容器相连，第一N型晶体管的源极与所述N型阱区相连，第一N型晶体管的漏极与所述地端相连。


5.如权利要求4所述的静电保护结构，其特征在于，所述第一N型晶体管的栅极与所述漏极之间还连接有一电阻器。


6.如权利要求2所述的静电保护结构，其特征在于，所述第二静电释放...

【专利技术属性】
技术研发人员：雷玮，李宏伟，程惠娟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31