FPGA芯片的自动化开发方法及装置、电子设备制造方法及图纸

本申请提供一种FPGA芯片的自动化开发方法及装置、电子设备、存储介质，该方法包括：获取仿真文件列表和管脚分配定义文件；通过文件引擎对所述仿真文件列表进行格式转换；根据格式转换后的仿真文件列表生成FPGA文件列表；通过设置引擎整合所述FPGA文件列表和管脚分配定义文件，生成自动化运行文件；调用所述自动化运行文件，生成仿真电路文件、时序报告、标准延迟文件以及配置比特流文件。从而可以有效的在FPGA环境验证电路和软件，无需专人管理，降低人力和时间成本。

【技术实现步骤摘要】
FPGA芯片的自动化开发方法及装置、电子设备
本申请涉及芯片
，特别涉及一种FPGA芯片的自动化开发方法及装置、电子设备、计算机可读存储介质。
技术介绍
片上系统(SystemOnChip，SOC)是指在单芯片上集成微电子应用产品所需的全部功能系统，其是以超深亚微米(VeryDeepSubmicron，VDSM)工艺和知识产权(IntellectualProperty，IP)核复用技术为支撑。SOC技术是当前大规模集成电路(VeryLargeScaleIntegrate，VLSI)的发展趋势，也是解决电子产品开发中的及时上市(TimetoMarket，TTM)的主要技术与方法。随着深亚微米技术的高速发展，芯片的集成规模越来越大，芯片功能的验证变得越来越重要和复杂耗时，芯片的设计方法也随之发生了巨大的变化。目前，仿真验证工作约占整个片上系统芯片开发周期的50％～80％。然而传统的芯片仿真验证时间长、自动化程度低、耗时费力，这就导致整个芯片的开发周期变长。传统的验证测试模式是开环，需专人管理控制输入测试向量和观察仿真波形，耗时耗力，同时也会影响芯片推出市场的时间。
技术实现思路
本申请实施例提供了FPGA芯片的自动化开发方法，用以缩短开发时间，降低人力成本。本申请实施例提供了一种FPGA芯片的自动化开发方法，包括：获取仿真文件列表和管脚分配定义文件；通过文件引擎对所述仿真文件列表进行格式转换；根据格式转换后的仿真文件列表生成FPGA文件列表；>通过设置引擎整合所述FPGA文件列表和管脚分配定义文件，生成自动化运行文件；调用所述自动化运行文件，生成仿真电路文件、时序报告、标准延迟文件以及配置比特流文件。在一实施例中，所述FPGA文件列表包括：电路模块文件、FPGA工艺库文件、FPGA综合选项、布局选项和布线选项。在一实施例中，所述通过设置引擎整合所述FPGA文件列表和管脚分配定义文件，生成自动化运行文件，包括：读入FPGA文件列表和管脚分配定义文件；设置FPGA综合策略、FPGA映射策略、FPGA布局布线策略以及输出文件策略，得到所述自动化运行文件。在一实施例中，所述FPGA综合策略，包括：根据FPGA型号以及FPGA工具将RTL代码综合成门级网表。在一实施例中，所述FPGA映射策略，包括：将所述门级网表映射到FPGA型号的器件。在一实施例中，所述FPGA映射策略，包括：若电路占用资源未超出FPGA型号的器件所能提供的资源，生成所述FPGA型号的器件的布局和布线策略。在一实施例中，本申请实施例提供的方法还包括：获取电路设计文件；根据所述电路设计文件，生成RTL代码；对所述RTL代码进行模块级仿真和芯片级仿真。本申请实施例提供了一种FPGA芯片的自动化开发装置，包括：文件获取模块，用于获取仿真文件列表和管脚分配定义文件；格式转换模块，用于通过文件引擎对所述仿真文件列表进行格式转换；文件生成模块，用于根据格式转换后的仿真文件列表生成FPGA文件列表；文件整合模块，用于通过设置引擎整合所述FPGA文件列表和管脚分配定义文件，生成自动化运行文件；脚本调用模块，用于调用所述自动化运行文件，生成仿真电路文件、时序报告、标准延迟文件以及配置比特流文件。本申请实施例提供了一种电子设备，所述电子设备包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为执行上述FPGA芯片的自动化开发方法。本申请实施例提供了一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序可由处理器执行以完成上述FPGA芯片的自动化开发方法。本申请上述实施例提供的技术方案，可以获取仿真文件列表和管脚分配定义文件；通过文件引擎对仿真文件列表进行格式转换；根据格式转换后的仿真文件列表生成FPGA文件列表；通过设置引擎整合FPGA文件列表和管脚分配定义文件，生成自动化运行文件；调用自动化运行文件，生成仿真电路文件、时序报告、标准延迟文件以及配置比特流文件，从而可以有效的在FPGA环境验证电路和软件，无需专人管理，降低人力和时间成本。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍。图1为本申请实施例提供的全芯片自动化开发系统的架构示意图；图2为本申请实施例提供的电子设备的示意图；图3是本申请一实施例示出的FPGA芯片的自动开发方法的流程示意图；图4是本申请一实施例示出的仿真文件列表的示意图；图5是本申请一实施例示出的管脚分配定义文件的示意图；图6是本申请一实施例示出的进行格式转换的系统控制模块文件的示意图；图7是本申请一实施例示出的设置引擎的执行过程示意图；图8是本申请一实施例示出的空壳文件的形式的示意图；图9是本申请一实施例示出的sdf文件格式的示意图；图10是图1所示的efpga引擎的执行过程示意图；图11是本申请一实施例示出的soc芯片的验证流程示意图；图12为本申请一实施例示出的FPGA芯片的自动化开发装置的框图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。图1为本申请实施例提供的全芯片自动化开发系统的架构示意图。SCD-Auto是一个提供跨操作系统(OS)、跨EDA厂家工具的一个芯片自动化开发系统。SCD-Auto是基于图1将各个阶段所需的环境以及EDA工具很好的结合在一起，此流程不限定EDA工具厂家而且此流程对于芯片设计工程师并不要求新的技能，可以更容易的推广此SoC芯片自动化开发流程。SCD-Auto基于选定的工艺库，提供从芯片架构的功能和管脚定义到芯片设计、验证、综合实现、DFT(可测试电路)实现以及形式验证所需的环境。如图1所示，该SCD-Auto系统包括gen_iomux引擎(智能管脚引擎)、vp引擎(智能虚拟连线引擎)、def引擎(智能验证引擎)、esyn引擎(智能综合引擎)、edft引擎(智能可测试引擎)、eformal引擎(智能形式验证引擎)、erun引擎(智能仿真引擎)以及efpga引擎。SCD-Auto系统根据输入的CSV(芯片管脚定义文件)、vconn(模块连接定义文件)、def(模块寄存器定义文件)，通过上述引擎，可以自动生成chip.v，iomux.v和iopad.v三个芯片顶层文件，模块之间连线的RTL代码(寄存器级)，产生寄存器头文件，生成综合运行环境，生成DFT(可测试电路)本文档来自技高网...

【技术保护点】
1.一种FPGA芯片的自动化开发方法，其特征在于，包括：/n获取仿真文件列表和管脚分配定义文件；/n通过文件引擎对所述仿真文件列表进行格式转换；/n根据格式转换后的仿真文件列表生成FPGA文件列表；/n通过设置引擎整合所述FPGA文件列表和管脚分配定义文件，生成自动化运行文件；/n调用所述自动化运行文件，生成仿真电路文件、时序报告、标准延迟文件以及配置比特流文件。/n

【技术特征摘要】
1.一种FPGA芯片的自动化开发方法，其特征在于，包括：
获取仿真文件列表和管脚分配定义文件；
通过文件引擎对所述仿真文件列表进行格式转换；
根据格式转换后的仿真文件列表生成FPGA文件列表；
通过设置引擎整合所述FPGA文件列表和管脚分配定义文件，生成自动化运行文件；
调用所述自动化运行文件，生成仿真电路文件、时序报告、标准延迟文件以及配置比特流文件。


2.根据权利要求1所述的方法，其特征在于，所述FPGA文件列表包括：电路模块文件、FPGA工艺库文件、FPGA综合选项、布局选项和布线选项。


3.根据权利要求1所述的方法，其特征在于，所述通过设置引擎整合所述FPGA文件列表和管脚分配定义文件，生成自动化运行文件，包括：
读入FPGA文件列表和管脚分配定义文件；
设置FPGA综合策略、FPGA映射策略、FPGA布局布线策略以及输出文件策略，得到所述自动化运行文件。


4.根据权利要求3所述的方法，其特征在于，所述FPGA综合策略，包括：
根据FPGA型号以及FPGA工具将RTL代码综合成门级网表。


5.根据权利要求4所述的方法，其特征在于，所述FPGA映射策略，包括：
将所述门级网表映射到FPGA型号的器件。


6.根据权利要求5所述的方法，其特征在于，所述F...

【专利技术属性】
技术研发人员：钟裕捷，张钰玫，钟昌斈，钟昌佑，
申请(专利权)人：北京士昌鼎科技有限公司，
类型：发明
国别省市：北京;11