一种应用于电源门控FPGA结构中的新型隔离单元的设计制造技术

本发明专利技术提供一种新型低功耗电源门控FPGA的隔离单元结构，通过相关的隔离单元设计达到有效管理电源关断模块的输出信号的目的，为其输出信号的管理提供更多的可能性。所述基于电源门控技术的新型隔离单元结构具有功能多样性、转换时间短、电压补偿等优点，可通过配置选择开启或关断可编程逻辑模块，有效降低FPGA的静态功耗，同时，本设计可应用于任何逻辑模块，适用范围广泛。

【技术实现步骤摘要】
一种应用于电源门控FPGA结构中的新型隔离单元的设计
本专利技术涉及集成电路技术，更具体涉及应用于电源门控FPGA结构中的新型隔离单元结构的设计。
技术介绍
现场可编程门阵列(FieldProgrammableGateArray，FPGA)作为一种可编程逻辑器件，在短短二十年里已从电子设计的外围器件逐渐演变为数字系统的核心，被广泛地应用在原型验证、计算机硬件、工业控制、通信、汽车电子、航空航天等各个领域。随着集成电路制造技术的不断提高，集成电路工艺进入纳米工艺时代，静态功耗在FPGA的总功耗中所占的比重逐渐增大，所以降低静态功耗成为降低FPGA功耗的主要任务。降低FPGA静态功耗的传统技术包括多阈值电压技术，衬底偏置技术和电源门控技术。功耗问题已成为当前FPGA器件发展中需要迫切解决的问题之一，首先，由于电池技术远远落后于集成电路的发展，所以功耗成为影响电池使用时间的主要因素。其次，过大的功耗不仅提高了芯片的散热成本，电源分布成本和封装成本，降低芯片市场竞争力，而且功耗会通过温度升高等途径，降低芯片的可靠性，如电气参数的改变、电子迁移、硅片连线故障和封装故障等等。电源门控技术被称为是降低电路静态功耗最有效的方法之一，因此本专利设计一种基于电源门控技术的新型隔离单元结构，有效管理电源关断模块的输出信号，降低FPGA的静态功耗，提高产品良率。随着人工智能的兴起，高性能的AI算法芯片获得飞速发展，基于神经网络的新型FPGA架构的需求也越来越大，此新型隔离单元在处理神经元互联的问题上提出一种可能，对人工智能FPGA架构具有一定的参考意义。
技术实现思路
本专利技术的目的是提供一种新型低功耗电源门控FPGA的隔离单元结构，通过电源门控技术降低FPGA的静态功耗，通过相关的隔离单元设计达到有效管理电源关断模块的输出信号的目的，为其输出信号的管理提供更多的可能性。本专利技术的实现方法如下，一种基于电源门控技术的隔离单元结构设计，包含一种新型的低功耗可编程逻辑模块。所述的新型低功耗可编程逻辑模块包括一个六输入查找表、电源门控开关、和隔离单元。如图3所示，六输入查找表的输入信号为A0-A5，输出信号O连接传输门S1。LUT整体的电源通过开关T1进行开启/关断，其中控制信号SEL0同时控制开关T1和传输门S1。当SEL0为低电平时，晶体管T1开启，传输门S1导通，电源正常供电，LUT输出信号正常。当SEL0为高电平时，晶体管T1关断，传输门S1关断，电源停止供电，LUT输出信号O为不定态。所述的隔离单元结构由传输门、上拉晶体管、下拉晶体管、和双态锁存器组成。其具体电路结构如图3所示，当SEL0、SEL1、SEL2分别为高电平、高电平、低电平时，传输门S1关断，此时输出信号Y保持当前状态；当SEL0、SEL1、SEL2分别为高电平、低电平、低电平时，输出信号Y保持低电平；当SEL0、SEL1、SEL2分别为高电平、高电平、高电平时，输出信号Y保持高电平。隔离单元控制信号的功能真值表如表1所示。表1：本专利技术的有益效果是1、所述的基于FPGA电源门控技术的隔离单元设计相比于传统的隔离单元具有以下三点优势：(1)功能多样性。本专利技术所设计的输出隔离单元模块，具有可编程性强的优点，逻辑模块的信号输出端在电源关断时可通过设置选择以下三种状态：信号保持、信号高电平输出、信号低电平输出。(2)转换时间短。当LUT逻辑单元的电源关断和重开启时，隔离单元设置的锁存器结构可有效降低输出端的电平转换时间。(3)电压补偿。隔离单元的传输门不仅可以控制输出信号的开启和关断，还可以补偿输出电压损失。2、所述新型低功耗可编程逻辑模块，可通过配置选择性关断和开启电源对其的供电，显著降低FPGA的静态功耗；3、所述新型低功耗可编程逻辑模块，可应用于任何逻辑模块，适用范围较为广泛。附图说明图1为传统的输出值为0的隔离单元；图2为传统的输出值为1的隔离单元；图3为基于电源门控技术的新型隔离单元结构；图4为本专利技术实施例的示意图；图5为本专利技术实施例的演示图1；图6为本专利技术实施例的演示图2；图7为本专利技术实施例的演示图3；具体实施方式通过结合附图和实施例，以下对本专利技术进行详细解释和说明。此实例与附图进位示例性说明，不可理解为本专利的限制。对于传统的隔离单元如图1和图2所示，图1为输出值为0的隔离单元，图2为输出值为1的隔离单元。如图1所示，当SEL为高电平时，LUT模块关断，此时将使能信号EN设置为0，通过与门使得输出信号Y常为1。如图2所示，当SEL为高电平时，LUT模块关断，此时将使能信号EN设置为1，通过或门使得输出信号Y常为0。如图4所示，实施例由四组新型低功耗可编程逻辑模块、4个D触发器组成。具体实施方法如下所述。若实施例的配置信号如表2所示进行配置，则整体模块供电正常，D触发器的输出AQ、BQ、CQ、DQ的输出在时钟周期CLK的作用下与其输入Y1、Y2、Y3、Y4相同。若其配置信号如表3所示进行配置，如图5所示，逻辑模块B的电源关断，而逻辑模块A、C、D正常工作，此时模块B的输出信号Y2与其输入信号B0-B5无关，输出信号保持关断前的状态，触发器DFF2仍正常工作，其输出值BQ保持不变，触发器DFF1、DFF3、DFF4的输出信号随其输入的变化而变化。若配置信号如表4所示进行配置，如图6所示，逻辑模块A、C的电源关断，模块B、D正常工作，同时晶体管T21、T23开启，使得模块A、C的输出信号Y1、Y3常为0，所以触发器DFF1、DFF3正常工作，且其输出信号AQ、CQ常为0。若配置信号如表5所示进行配置，如图7所示，逻辑模块A、B、C、D的电源全部被关断，同时晶体管T41、T42、T43、T44开启，使得模块A、B、C、D的输出信号Y1、Y2、Y3、Y4常为1，所以触发器DFF1、DFF2、DFF3、DFF4正常工作，且其输出信号AQ、BQ、CQ、DQ常为1。以上所述仅是本专利技术的的最佳实施例，并不用以限制本专利技术，凡在本专利技术的思想和原则之内所做的任何修改，等同于替换和改进，均应包含在本专利技术的保护范围之内。表2：SEL01SEL11SEL21SEL02SEL12SEL22010010SEL03SEL13SEL23SEL04SEL14SEL24010010表3：SEL01SEL11SEL21SEL02SEL12SEL220101本文档来自技高网...

【技术保护点】
1.一种应用于电源门控FPGA结构中的新型隔离单元的设计。包括一种新型的可编程逻辑模块，其特征在于，由LUT模块，传输门和锁存器组成。/n

【技术特征摘要】
1.一种应用于电源门控FPGA结构中的新型隔离单元的设计。包括一种新型的可编程逻辑模块，其特征在于，由LUT模块，传输门和锁存器组成。


2.如权利要求1所述的新型隔离单元结构，其特征在于，六输入LUT的输出信号由此新型隔离单元管理，隔离单元包括一个传输门结构、一个锁存器结构、一个上拉晶体管和一个下拉晶体管组成。整体模块共包含9个输入信号和1个输出信号。


3.如权利要求2所述的9个输入信号，其特征在于，包括6个选择输入信号和3个控制输入信号，控制信号分别连接上拉MOS管和下拉MOS管的栅极，电源门控开关和传输门。


4.如权利要求3所述的控制输入信号，其特征在于，可通过查找表模块的使用状态自动配置，也可由用户根据自身需求进行相关配置。

【专利技术属性】
技术研发人员：廖永波，邹佳瑞，李平，冯轲，侯伶俐，熊宣淋，刘玉婷，徐璐，刘仰猛，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51