盘存储装置的数据更新方法和盘存储控制装置制造方法及图纸

本发明专利技术提出一种原理上不需要间接变换映象、便宜且高速的盘存储装置的数据更新方法，并构成一种实现该方法的盘存储控制系统。在由Ｎ台盘装置构成的盘存储装置中，备有具有与Ｎ×Ｋ（整数）个逻辑块相当的容量的写入缓冲器，把应更新数据的逻辑块存储在该写入缓冲器中，控制装置１使该逻辑块的更新延迟到该已存储的逻辑块达到Ｎ×Ｋ－１个为止，把Ｎ×Ｋ－１个逻辑块并加上逻辑地址标记块的Ｎ×Ｋ个逻辑块依次连续写入Ｎ台盘装置上的空闲区域中。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及使用了RAID(Redundant Array of Inexpensive Disk廉价盘的冗余阵列)等多台盘存储装置的盘阵列存储装置，特别是涉及对盘阵列存储装置进行数据存储和读出的方法及其所用的控制装置。在美国专利第5124987号、特开平6-214720和特开平6-266510号所公开的RAID方式的存储装置中，作为向存储装置高速写入的方法，提出了一种改写数据的方法，即，不是改写旧数据区，而是将更新的数据整理后写入盘装置内的预先准备好的另外的空区域中，然后，在其后的空闲时间内再改写旧数据区。使用附图说明图18简单地说明上述现有的方法。在图中，考虑更新已存储在逻辑块地址(以下仅称为逻辑地址)L6、L4、L2、L12、L7、L11内的数据块的情况。这些逻辑块地址L6、L4、L2、L12、L7、L11内的旧数据存在于3个盘装置181、182、183内的物理块地址(以下仅称为物理地址)P6、P4、P2、P12、P7、P11中。首先，应更新的新数据块L6数据、L4数据、L2数据、L12数据、L7数据、L11数据通常暂时存储在由非易失性存储器构成的写入缓冲存储器184中。这些数据块不是直接去替换存储了要更新的旧数据的物理块地址P6、P4、P2、P12、P7、P11的内容、即数据，而是保持旧数据不变，将该更新的数据块整理后写入72、173内的预先准备好的另外的空区域、即物理地址P51、P52、P53、P54、P55、P56中。该写入操作是向3个盘装置181、182、183内的连续物理地址P51-P52、P53-P54、P55-P56写入的，所以，与直接进行替换时需要6次写入操作相比，减少到实际上只要3次写入操作，写入性能大大提高。另一方面，在这种现有的盘阵列存储装置中，设有表示数据块与存储的逻辑地址和物理地址的对应关系的表、即间接映象(map)。在数据更新时，如上所述，逻辑地址L6、L4、L2、L12、L7、L11内的最新数据实际上是存在于盘装置内的物理地址P51、P52、P53、P54、P55、P56中，所以，改写间接映象的内容使它正确地指向盘上的位置。即，例如，逻辑地址L6内的数据块本来必须在盘装置181内的物理地址P6中，但实际上存储在物理地址P51内，所以，将与间接映象175内的逻辑地址L6对应的物理地址P6改写成P51。以下，同样分别将与间接映象185内的逻辑地址L4、L2、L12、L7、L11对应的物理地址改写成P52、P53、P54、P55、P56。此外，因为在将存储在盘阵列存储装置中的数据读出时，是求出与间接映象185所指定的逻辑地址对应的存储了最新数据块的物理地址后再读出的，所以没有将旧数据读出的危险。再有，在图18所示的例子中，为使说明简单起见，作为存储的数据块，对1台盘装置只写入2个块的数据，但实际上要写入几十个数据块。在上述现有的技术中，因为是通过间接映象去管理最新数据的位置信息，所以，存在当间接映象因故障或误操作而使其数据丢失时盘装置内的全部数据便丢失的所谓数据安全性问题。此外，因为必须对全部逻辑块准备间接映象，而且当发生电源故障时还要保持间接映象，所以必需要大容量的非易失性存储器，因而存在间接映象非常贵的问题。本专利技术是为了解决上述问题而提出的，其目的在于提供一种原理上不需要间接映象、便宜而快速的盘存储装置的数据更新方法以及盘存储控制系统。本专利技术的一种盘存储装置的数据更新方法，该盘存储装置具有N+1个盘装置，其中N是一个不小于2的正整数，所述方法包括以下步骤在一个具有N×K个逻辑块的容量的写入缓冲存储器中累加要更新的逻辑块数据，直到所述逻辑块个数达到N×K-2块为止，其中K是表示块数量的一个整数；生成两个包括用于所述N×K-2个逻辑块和存储在一个时间印记存储器中的用于将剩余的两个块存储在所述写入缓冲存储器中的时间印记的逻辑地址的逻辑地址标记块；采用异逻辑操作生成对应于K个包括带有附加到N×K-2个逻辑块的所述两个逻辑地址标记块的N×K-2个数据逻辑块的条形数据的K个奇偶块；和将N×K-2个逻辑块和带有两个逻辑地址标记块的K个奇偶块作为一个条形顺序地写入到不同于N+1个盘装置上的存储要更新的的数据的一个区域的一个空区域，以便使所述两个逻辑地址标记块存储在不同的盘装置中。本专利技术的一种盘存储控制装置，包括一个盘存储装置，其中包括N个盘装置，其中N是不小于2的一个正整数；一个写入缓冲器，具有等于N×K-1个逻辑块的容量，其中K是表示块的数量的一个整数；和一个顺序写入控制单元；所述顺序写入控制单元还包括一个第一装置，用于累加在此写入缓冲器中要更新的数据的逻辑块；一个第二装置，用于延迟所述逻辑块的更新，直到累加的逻辑块达到一个选择的数量为止；一个第三装置，用于产生一个包括在所述写入缓冲器中累加的逻辑块的逻辑地址的逻辑地址标记块；和一个第四装置，用于从带有附加到选择数量的逻辑块的逻辑地址标记块的N×K-1个数据逻辑块产生K个奇偶块，并且将带有附加到此数据逻辑块的奇偶块的N×K个逻辑块连续地写入到与N个盘装置上的保存要更新的数据的一个区域相分隔的一个空区域中。通过采用上述结构，原则上不需要间接映象，可以构筑一种便宜且高速的盘存储装置以及盘存储控制系统。图1是表示本专利技术的实施例的框图。图2是为显示本专利技术的实施例中写入缓冲器和缓冲器管理信息的关系所引用的图。图3是表示本专利技术的实施例中盘装置的空闲区存储的内容的图。图4是为显示从主机写入1个块的数据的写入顺序所引用的图。图5是表示图4的例子中条ST1、ST2的逻辑地址标记TG1/TG2的内容的图。图6是表示将条ST3/ST4统一成1个条ST5的例子的图。图7是表示在进行条的统一时从逻辑地址标记TG3/TG4作成逻辑地址标记TG5的例子的图。图8是表示本专利技术的实施例中使用的变换映象的结构例的图。图9是用于说明系统启动时变换映象的作成方法的流程图。图10是表示将根据条分散配置了4台存储逻辑地址标记的盘装置的例子的图。图11是表示在段分割中的盘装置的存储区域的分配的图。图12是表示段管理信息的输入项目结构的图。图13是表示连续地存储逻辑地址标记的专用标记区的内容的图。图14是表示应用本专利技术而构成的基于RAID5的盘装置的实施例的框图。图15是表示图13所示的实施例的工作原理的图。图16是表示控制成将相同的逻辑地址标记写入2个盘装置的例子的图。图17是表示为了高速地作成变换映象而分配使用专用标记区的情况的例子的图。图18是表示现有技术中实现数据更新方法的系统结构的图。图1使用本专利技术构成的盘存储装置的原理结构图。本专利技术的盘存储装控制系统由控制装置1、盘装置2、易失性存储器3和非易失性存储器4构成。盘装置2由多台盘存储装置构成，但在该实施例中为说明简单起见，以由4台21、22、23、24构成的盘装置为例进行说明。易失性存储器3中设有存储写入的时间顺序的时间印记区31和间接映象存储区32。非易失性存储器4中设有将写入盘装置2的数据作成记录表的结构并保存的写入缓冲区41和保存写入缓冲区41中的空闲区域及已保存的写入数据的逻辑地址的信息的缓冲器管理表42。控制装置1根据主机5来的命令管理这些时间印记区31、写入缓冲区41和缓冲器管理表42，本文档来自技高网...

【技术保护点】
一种盘存储装置的数据更新方法，该盘存储装置具有Ｎ＋１个盘装置，其中Ｎ是一个不小于２的正整数，所述方法包括以下步骤：在一个具有Ｎ×Ｋ个逻辑块的容量的写入缓冲存储器中累加要更新的逻辑块数据，直到所述逻辑块个数达到Ｎ×Ｋ－２块为止，其中Ｋ是表示块数量的一个整数；生成两个包括用于所述Ｎ×Ｋ－２个逻辑块和存储在一个时间印记存储器中的用于将剩余的两个块存储在所述写入缓冲存储器中的时间印记的逻辑地址的逻辑地址标记块；采用异逻辑操作生成对应于Ｋ个包括带有附加到Ｎ×Ｋ－２个逻辑块的所述两个逻辑地址标记块的Ｎ×Ｋ－２个数据逻辑块的条形数据的Ｋ个奇偶块；和将Ｎ×Ｋ－２个逻辑块和带有两个逻辑地址标记块的Ｋ个奇偶块作为一个条形顺序地写入到不同于Ｎ＋１个盘装置上的存储要更新的的数据的一个区域的一个空区域，以便使所述两个逻辑地址标记块存储在不同的盘装置中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：关户一纪，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]